去除干扰的方法、装置及智能电视制造方法及图纸

本发明专利技术公开了一种去除干扰的方法，包括：在侦测到读/写数据指令时，确定当前内部集成电路IIC总线是否存在干扰脉冲；在当前IIC总线存在干扰脉冲时，实时监测IIC总线的串行数据SDA总线脉冲及时钟脉冲；在所述SDA总线脉冲及时钟脉冲满足预设条件时，调整所述时钟脉冲的电压。本发明专利技术还公开了一种去除干扰的装置及智能电视。本发明专利技术实现了在IIC总线存在干扰脉冲时调整时钟脉冲的电压，避免了由于干扰脉冲造成SDA总线脉冲及时钟脉冲产生变化引起的IIC总线协议的开始条件或停止条件变化而导致外部设备与智能电视的主芯片之间数据传输错误的问题，通过修正时钟脉冲的高低电平保证了IIC总线的数据传输。

【技术实现步骤摘要】

本专利技术涉及电视
，尤其涉及一种去除干扰的方法、装置及智能电视。
技术介绍
随着智能电视系统的发展，智能电视的功能越来越丰富，进而造成智能电视主机板增加了很多与这些功能对应的外部设备，而外部设备与智能电视的主芯片之间多采用IIC(Inter-1ntegrated Circuit，内部集成电路)总线连接。但是，随着挂载的设备越来越多，IIC总线上会经常出现各种脉冲电平干扰的情况，进而造成IIC总线的SDA(Serial Data，串行数据)总线脉冲及时钟脉冲发生变化，导致外部设备与智能电视的主芯片之间数据传输错误，甚至造成从设备卡死无法响应主芯片的请求。
技术实现思路
本专利技术提供一种去除干扰的方法、装置及智能电视，旨在解决由于IIC总线的脉冲干扰造成数据传输错误的技术问题。为实现上述目的，本专利技术提供的一种去除干扰的方法，所述去除干扰的方法包括以下步骤:在侦测到读/写数据指令时，确定当前内部集成电路IIC总线是否存在干扰脉冲；在当前IIC总线存在干扰脉冲时，实时监测IIC总线的串行数据SDA总线脉冲及时钟脉冲；在所述SDA总线脉冲及时钟脉冲满足预设条件时，调整所述时钟脉冲的电压。优选地，所述在侦测到读/写数据指令时，确定当前片间IIC总线是否存在干扰脉冲的步骤包括:在侦测到读/写数据指令时，获取当前时钟脉冲的电压；确定获取到的时钟脉冲的电压是否大于第一预设电压，其中，在获取到的时钟脉冲的电压大于第一预设电压时，确定当前IIC总线存在干扰脉冲。优选地，所述调整所述时钟脉冲的电压的步骤包括:确定所述时钟脉冲的电压是否大于第二预设电压；在所述时钟脉冲的电压大于第二预设电压时，降低所述时钟脉冲的电压；在所述时钟脉冲的电压小于或等于第二预设电压时，增大所述时钟脉冲的电压。优选地，所述预设条件包括:检测到的SDA总线脉冲为持续的低电平并在低电平的持续时间结束时跳转为高电平，在SDA总线脉冲的变化过程中时钟脉冲为持续的高电平。此外，为实现上述目的，本专利技术还提供一种去除干扰的装置，所述去除干扰的装置包括:确定模块，用于在侦测到读/写数据指令时，确定当前内部集成电路IIC总线是否存在干扰脉冲；监测模块，用于在当前IIC总线存在干扰脉冲时，实时监测IIC总线的串行数据SDA总线脉冲及时钟脉冲；调整模块，用于在所述SDA总线脉冲及时钟脉冲满足预设条件时，调整所述时钟脉冲的电压。优选地，所述确定模块包括:获取单元，用于在侦测到读/写数据指令时，获取当前时钟脉冲的电压；第一确定单元，用于确定获取到的时钟脉冲的电压是否大于第一预设电压，其中，在获取到的时钟脉冲的电压大于第一预设电压时，确定当前IIC总线存在干扰脉冲。优选地，所述调整模块包括:第二确定单元，用于确定所述时钟脉冲的电压是否大于第二预设电压；调整单元，用于在所述时钟脉冲的电压大于第二预设电压时，降低所述时钟脉冲的电压；在所述时钟脉冲的电压小于或等于第二预设电压时，增大所述时钟脉冲的电压。优选地，所述预设条件包括:检测到的SDA总线脉冲为持续的低电平并在低电平的持续时间结束时跳转为高电平，在SDA总线脉冲的变化过程中时钟脉冲为持续的高电平。此外，为实现上述目的，本专利技术还提供一种智能电视，所述智能电视包括上述任一项所述的去除干扰的装置。本专利技术通过在侦测到读/写数据指令时，确定当前内部集成电路IIC总线是否存在干扰脉冲，接着在当前IIC总线存在干扰脉冲时，实时监测IIC总线的串行数据SDA总线脉冲及时钟脉冲，然后在SDA总线脉冲及时钟脉冲满足预设条件时，调整时钟脉冲的电压，实现了在IIC总线存在干扰脉冲时调整时钟脉冲的电压，避免了由于干扰脉冲造成SDA总线脉冲及时钟脉冲产生变化引起的IIC总线协议的开始条件或停止条件变化而导致外部设备与智能电视的主芯片之间数据传输错误的问题，通过修正时钟脉冲的高低电平保证了IIC总线的数据传输。【附图说明】图1为本专利技术去除干扰的方法第一实施例的流程示意图；图2为本专利技术去除干扰的方法第二实施例中确定干扰脉冲步骤的细化流程示意图；图3为本专利技术去除干扰的方法第三实施例中调整时钟脉冲的电压步骤的细化流程不意图；图4为本专利技术去除干扰的装置第一实施例的功能模块示意图；图5为本专利技术去除干扰的装置第二实施例中确定模块的细化功能模块示意图；图6为本专利技术去除干扰的装置第三实施例中调整模块的细化功能模块示意图。本专利技术目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。【具体实施方式】应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。本专利技术提供一种去除干扰的方法。参照图1，图1为本专利技术去除干扰的方法第一实施例的流程示意图。 在本实施例中，该去除干扰的方法包括:步骤S10，在侦测到读/写数据指令时，确定当前内部集成电路IIC总线是否存在干扰脉冲；其中，读/写数据指令是指智能电视的主芯片发送至某一外部设备请求读/写该设备存储的数据的数据指令。本实施例中，可以通过在侦测到读/写数据指令时，获取当前时钟脉冲的电压，然后确定获取到的时钟脉冲的电压是否大于第一预设电压，在获取到的时钟脉冲的电压大于第一预设电压时，当前IIC总线存在干扰脉冲，其中，第一预设电压为IIC总线存在干扰脉冲时的最小电压，其具体数值可以根据当前IIC总线以及智能电视系统进行设定，进一步地，为便于实现，可以用IIC总线时钟脉冲的电压除以模拟转数字的位数得到一个中间数值，然后将该中间数值与预设数值进行比较判断当前IIC总线是否存在干扰脉冲，譬如，在模拟转数字的位数为256时，即ADC_Bit (xl) = 256 (8bit)，此时预设数值为2，若计算得到的中间数值大于2，当前IIC总线存在干扰脉冲，否则当前IIC总线不存在干扰脉冲，例如，在时钟脉冲的电压:Dig_Vot (xl) = 5V时，经过计算得到中间数值IIC_Digital_Detet (xl) = (Dig_Vot/ADC_Bit) *100 = 1.95，此时当前 IIC 总线不存在干扰脉冲，在时钟脉冲的电压:Dig_Vot(x2) = 10V时，经过计算得到中间数值IIC_Digital_Detet (x2) = (Dig_Vot/ADC_Bit) *100 = 3.90，此时当前 IIC 总线存在干扰脉冲。步骤S20，在当前IIC总线存在干扰脉冲时，实时监测IIC总线的串行数据SDA总线脉冲及时钟脉冲；根据时钟脉冲的电压确定当前IIC总线存在干扰脉冲时，实时检测IIC总线的SDA总线脉冲及时钟脉冲的电平，当然也可以实时检测SDA总线脉冲及时钟脉冲的电压，然后将检测到的电压转化为电平，一般情况下，电压范围在0V?0.25V时为低电平，电压范围在3.5V?5V时为高电平，本实施例中高低电平的具体范围根基当前电路的实际情况确定。步骤S30，在所述SDA总线脉冲及时钟脉冲满足预设条件时，调整所述时钟脉冲的电压。其中，上述预设条件包括:检测到的SDA总线脉冲为持续的低电平并在低电平的持续时间结束时跳转为高电平，在SDA总线脉冲的变化过程中时钟脉冲为持续的高电平。通过实时检测时钟脉冲与SDA总线脉冲的变化，确定检测到的时钟脉冲与SDA总线脉冲的变化是否满足预设条件，然后在时钟脉冲与SDA总线脉本文档来自技高网...

【技术保护点】
一种去除干扰的方法，其特征在于，所述去除干扰的方法包括以下步骤：在侦测到读/写数据指令时，确定当前内部集成电路IIC总线是否存在干扰脉冲；在当前IIC总线存在干扰脉冲时，实时监测IIC总线的串行数据SDA总线脉冲及时钟脉冲；在所述SDA总线脉冲及时钟脉冲满足预设条件时，调整所述时钟脉冲的电压。

【技术特征摘要】

【专利技术属性】
技术研发人员：王云华，
申请(专利权)人：深圳TCL数字技术有限公司，
类型：发明
国别省市：广东;44