一种电路设计方法及系统技术方案

本发明专利技术公开了一种电路设计方法，包括：依据设计电路的需求生成RTL代码，其中，RTL代码描述的设计电路包括N个寄存器和M个组合逻辑；分别依据各个寄存器的特性从TB逻辑、RM逻辑以及TB/RM混合逻辑中选择相应的逻辑，依据寄存器对应的RTL代码以及相应的逻辑构建相应的电路模块；对得到的N个电路模块以及M个组合逻辑进行综合优化，得到门级网表，进而依据门级网表得到设计电路。在将寄存器RTL代码转换为电路模块时充分考虑了各个寄存器的特性，选择与寄存器最适合的逻辑，从而实现了转换成的电路模块的性能最优且电路最简，进而使得最终得到的设计电路的面积以及功耗都很小。本发明专利技术还公开了一种电路设计系统。

【技术实现步骤摘要】

本专利技术涉及数字电路设计
，特别是涉及一种电路设计方法及系统。
技术介绍
随着集成电路技术的不断发展，工艺水平的不断提高，集成电路设计面临着功耗、 面积、速度、验证等方面的挑战，其中功耗和面积问题最为突出。 电路设计中，综合优化中的逻辑级通常被认为是联接RTL级（Register Transfer Level，寄存器传输级）和物理级最为重要的环节，RTL代码将设计电路用硬件描述语言描 述出来，设计电路通常由多个寄存器以及组合逻辑构成，而在将RTL代码转换成门级网表 的过程中，需要将寄存器所对应的RTL代码转换为基于逻辑的电路模块，现有技术中通常 是将寄存器对应的RTL代码转换为基于TB逻辑（布尔逻辑）的电路模块，然而实际上有些 电路模块用TB逻辑实现简单，有的使用RM逻辑实现简单，但是很多电路，在基于TB/RM 混合逻辑实现时，会有更好的优化结果。可见，现有技术中采用单一逻辑会导致最终得到 的电路中器件很多，从而导致电路面积以及功耗都很大。 因此，如何提供一种设计出来的电路的面积以及功耗都很小的电路设计方法及系 统是本领域技术人员目前需要解决的问题。
技术实现思路
本专利技术的目的是提供一种电路设计方法，在将寄存器RTL代码转换为电路模块时 充分考虑了各个寄存器的特性，选择与寄存器最适合的逻辑，从而实现了转换成的电路模 块的性能最优且电路最简，进而使得最终得到的设计电路的面积以及功耗都很小；本专利技术 的另一目的是提供一种电路设计系统。 为解决上述技术问题，本专利技术提供了一种电路设计方法，包括： 依据设计电路的需求生成RTL代码，其中，所述RTL代码描述的所述设计电路包括 N个寄存器和M个组合逻辑； 分别依据各个所述寄存器的特性从TB逻辑、RM逻辑以及TB/RM混合逻辑中选择 相应的逻辑，依据所述寄存器对应的所述RTL代码以及所述相应的逻辑构建相应的电路模 块；对得到的N个所述电路模块以及M个所述组合逻辑进行综合优化，得到门级网表，进而 依据所述门级网表得到所述设计电路。 优选地，该方法还包括： 在时序上对所述设计电路进行验证，以判断所述设计电路是否存在建立时间和保 持时间的违反。 优选地，该方法还包括： 在功能上对所述设计电路进行验证，以判断所述设计电路在综合优化过程后是否 仍满足所述需求。 优选地，所述依据设计电路的需求生成RTL代码的过程具体为： 提出设计电路的需求，其中，所述需求包括功能需求和性能需求； 依据所述设计电路的需求设计解决方案，并生成RTL代码； 对所述RTL代码进行验证，并依据验证结果来决定是否对所述RTL代码进行修正， 直至所述RTL代码满足所述需求。 为解决上述技术问题，本专利技术还提供了一种电路设计系统，包括： 电路设计模块，用于依据设计电路的需求生成RTL代码，其中，所述RTL代码描述 的所述设计电路包括N个寄存器和M个组合逻辑； 综合优化模块，用于分别依据各个所述寄存器的特性从TB逻辑、RM逻辑以及TB/ RM混合逻辑中选择相应的逻辑，依据所述寄存器对应的所述RTL代码以及所述相应的逻辑 构建相应的电路模块；对得到的N个所述电路模块以及M个所述组合逻辑进行综合优化，得 到门级网表，进而依据所述门级网表得到所述设计电路。 优选地，该系统还包括： 时序验证模块，用于在功能上对所述设计电路进行验证，以确保所述设计电路在 综合优化的过程后满足所述需求。 优选地，该系统还包括： 功能验证模块，用于在功能上对所述设计电路进行验证，以确保所述设计电路在 综合优化的过程后满足所述需求。 优选地，所述电路设计模块具体包括： 功能需求模块，用于提出设计电路的需求，其中，所述需求包括功能需求和性能需 求； 代码生成模块，用于依据所述设计电路的需求设计解决方案，并生成RTL代码； 代码验证模块，用于对所述RTL代码进行验证，并依据验证结果来决定是否对所 述RTL代码进行修正，直至所述RTL代码满足所述需求。 本专利技术提供的一种电路设计方法及系统，在对依据设计电路的需求生成的RTL代 码中进行综合优化时，首先依据各个寄存器的特性从TB逻辑、RM逻辑以及TB/RM混合逻辑 中选择相对应的逻辑，然后再依据寄存器对应的RTL代码以及相应的逻辑构建相应的电路 模块；可见，本申请中，在将寄存器RTL代码转换为电路模块时充分考虑了各个寄存器的特 性，选择与寄存器最适合的逻辑，从而实现了转换成的电路模块的性能最优且电路最简，进 而使得最终得到的设计电路的面积以及功耗都很小。【附图说明】 为了更清楚地说明本专利技术实施例中的技术方案，下面将对现有技术和实施例中所 需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施 例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获 得其他的附图。 图1为本专利技术提供的一种电路设计方法的过程的流程图； 图2为本专利技术提供的另一种电路设计方法的过程的流程图； 图3为本专利技术提供的一种电路设计系统的结构示意图。【具体实施方式】 本专利技术的核心是提供一种电路设计方法，在将寄存器RTL代码转换为电路模块时 充分考虑了各个寄存器的特性，选择与寄存器最适合的逻辑，从而实现了转换成的电路模 块的性能最优且电路最简，进而使得最终得到的设计电路的面积以及功耗都很小；本专利技术 的另一核心是提供一种电路设计系统。 为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例 中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是 本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员 在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 实施例一 请参照图1，图1为本专利技术提供的一种电路设计方法的过程的流程图，该方法包 括： 步骤SlOl :依据设计电路的需求生成RTL代码，其中，RTL代码描述的设计电路包 括N个寄存器和M个组合逻辑； 步骤sl02 :分别依据各个寄存器的特性从TB逻辑、RM逻辑以及TB/RM混合逻辑中 选择相应的逻辑，依据寄存器对应的RTL代码以及相应的逻辑构建相应的电路模块；对得 到的N个电路模块以及M个组合逻辑进行综合优化，得到门级网表，进而依据门级网表得到 设计电路。 本专利技术提供的一种电路设计方法，在对依据设计电路的需求生成的RTL代码中进 行综合优化时，首先依据各个寄存器的特性从TB逻辑、RM逻辑以及TB/RM混合逻辑中选择 相对应的逻辑，然后再依据寄存器对应的RTL代码以及相应的逻辑构建相应的电路模块； 可见，本申请中，在将寄存器RTL代码转换为电路模块时充分考虑了各个寄存器的特性，选 择与寄存器最适合的逻辑，从而实现了转换成的电路模块的性能最优且电路最简，进而使 得最终得到的设计电路的面积以及功耗都很小。 实施例二 请参照图2,图2为本专利技术提供的另一种电路设计方法的过程的流程图，该方法包 括： 步骤s201 :提出设计电路的需求，其中，需求包括功能需求和性能需求； 可以理解的是，首先提出设计电路的需求，包括设计电路需要达到的具体功能和 性能方面的需求。 步骤s202 :依据设计电路的需求设计解决方案，并生成RTL代码；其中，RT本文档来自技高网...

【技术保护点】
一种电路设计方法，其特征在于，包括：依据设计电路的需求生成RTL代码，其中，所述RTL代码描述的所述设计电路包括N个寄存器和M个组合逻辑；分别依据各个所述寄存器的特性从TB逻辑、RM逻辑以及TB/RM混合逻辑中选择相应的逻辑，依据所述寄存器对应的所述RTL代码以及所述相应的逻辑构建相应的电路模块；对得到的N个所述电路模块以及M个所述组合逻辑进行综合优化，得到门级网表，进而依据所述门级网表得到所述设计电路。

【技术特征摘要】

【专利技术属性】
技术研发人员：石广，唐涛，王硕，刘海林，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11