一种多屏拼接控制显示系统技术方案

本实用新型专利技术提供一种多屏拼接控制显示系统及方法，包括多个信号源处理装置、网络交换机、多个显示输出处理装置以及显示部件，信号源处理装置连接至网络交换机，网络交换机连接至显示输出处理装置，显示输出处理装置连接至显示部件，信号源处理装置从前端设备接收图像信号，经过预处理和编码发送至网络交换机，网络交换机将信号传递给显示输出处理装置，显示输出处理装置进行解码处理并发送至显示部件，实现多屏拼接显示。本实用新型专利技术缩短了从编码到解码显示的时间，提高了系统的网络利用率，增加了系统的稳定性。

【技术实现步骤摘要】

本技术涉及视频监控领域的拼接屏视频处理以及传输控制领域，更具体地说是一种提高网络拼接屏视频同步显示的控制系统。
技术介绍
目前大屏拼接显示控制器主要分为集中式和分布式两大类型，而其中分布式拼接器相比较于集中式拼接器具有组网灵活、图像数据网络化、高稳定性以及高可靠度等优势。同时，分布式拼接器根据原理又可以分为纯硬件、嵌入式CPU以及PC架构三种类型的组成。纯硬件结构在采集节点端，将原始图像分解成网络数据包，在输出节点，将网络包合成显示图像，其优势是低延时，低功耗但是网络占用率高。嵌入式CPU结构在采集节点将图像压缩成H.264码流，在输出节点将H.264码流转换成视频输出，其优势是网络占用率低，但是延时高，功率一般。对于PC架构，输入节点机通过插入采集卡采集图像，然后各个输出节点机作为显示，其延时一般，压缩率高，但是功耗高。
技术实现思路
本技术首先要解决的技术问题是提供一种多屏拼接控制显示系统，在保留了分布式拼接器的优点，降低了延时和功耗，提高了压缩率。本技术解决上述技术问题所采用的技术方案是:一种多屏拼接控制显示系统，包括多个信号源处理装置、网络交换机、多个显示输出处理装置以及显示部件，所述多个信号源处理装置分别连接至网络交换机，所述网络交换机连接至多个显示输出处理装置，所述多个显示输出处理装置连接至所述显示部件，所述多个信号源处理装置和所述多个显示输出处理装置一一对应，所述多个信号源处理装置从前端设备接收图像信号，经过预处理和编码发送至网络交换机，所述网络交换机将信号源处理装置发送的信号传递给所述多个显示输出处理装置，所述多个显示输出处理装置对信号进行解码处理并发送至显示部件，实现多屏拼接显示。在采用上述技术方案的同时，本技术还可以采用或者组合采用以下进一步的技术方案:所述信号源处理装置包括FPGA编码器、ARM处理器和网络监测器，所述FPGA编码器的输入端连接前端设备，所述FPGA的输出端连接所述ARM处理器，所述ARM处理器的输出端连接至所述网络交换机，所述网络交换机的输出端连接至所述网络监视器，所述网络监视器的输出端连接至所述FPGA编码器。所述显示输出处理装置包括ARM处理器、FPGA解码器、网络监测器和显示模块，所述ARM处理器的输入端连接至所述网络交换机，所述ARM处理器的输出端分别连接至所述FPGA解码器和所述网络监视器，所述网络监视器的输出端连接至所述网络交换机，所述FPGA解码器的输出端连接至所述显示模块。所述控制显示系统还包括控制装置，所述控制装置分别连接至所述信号源处理装置、网络交换机和显示输出处理装置，所述控制装置控制上述部件的输入和输出端的通断。本技术的有益效果是:本技术针对以上分布式拼接器的三种架构的优缺点，保留了其优势，在压缩率，延时以及功耗方面做出了平衡，为了达到低延时以及低功耗的目的，本技术采用FPGA来完成系统中的编解码工作。同时在利用FPGA实现编解码的过程中，利用类似于H.264协议中定义的slice概念，将原始图像进行分割，以此来加快FPGA并行计算过程。为了达到提高网络的稳定性，降低网络的拥塞的目的，利用ARM端来实现网络发流以及收流工作，同时，根据对网络状态进行监控，根据反馈的信息，实时调整编码参数，以保证图像质量。与现有技术相比，本技术利用硬件FPGA的高速并行特点实现了图像的编解码，从而缩短了从编码到解码显示的时间，并且利用ARM端来进行码流打包\解包以及网络状态监控的工作，提高了系统的网络利用率，增加了系统的稳定性。相比较目前主流的三种分布式拼接器构架，本实用结合了纯硬件以及嵌入式CPU的优势，同时克服了两者的缺点。【附图说明】图1是本技术的系统结构图。图2是本技术的信号源输入处理装置的结构图。图3是本技术的显示输出处理装置的结构图。【具体实施方式】参照附图1-3。本技术的多屏拼接控制显示系统，包括多个信号源处理装置1、网络交换机2、多个显示输出处理装置3以及显示部件4，多个信号源处理装置1分别连接至网络交换机2，网络交换机2连接至多个显示输出处理装置3，多个显示输出处理装置3连接至显示部件4，多个信号源处理装置1和多个显示输出处理装置3 —一对应，多个信号源处理装置1从前端设备接收图像信号，经过预处理和编码发送至网络交换机2，网络交换机2将信号源处理装置1发送的信号传递给多个显示输出处理装置3，多个显示输出处理装置3对信号进行解码处理并发送至显示部件4，实现多屏拼接显示。信号源处理装置1包括FPGA编码器11、ARM处理器12和网络监测器13，FPGA编码器11的输入端连接前端设备，FPGA编码器11的输出端连接ARM处理器12，ARM处理器12的输出端连接至网络交换机2，网络交换机2的输出端连接至网络监视器13，网络监视器13的输出端连接至FPGA编码器11。显示输出处理装置3包括ARM处理器31、FPGA解码器32、网络监测器33和显示模块34，ARM处理器31的输入端连接至所述网络交换机2，ARM处理器31的输出端分别连接至FPGA解码器32和网络监视器33，网络监视器33的输出端连接至网络交换机3，FPGA解码器32的输出端连接至显示模块34。控制显示系统还包括控制装置5，控制装置5分别连接至所述信号源处理装置1、网络交换机2和显示输出处理装置3，控制装置5控制上述部件的输入和输出端的通断。本技术的具体控制过程如下:1)信号源处理装置接收图像信号进行预处理、编码，并产生网络能够发送的数据包；1.1图像信号通过前端设备输入信号源处理装置，信号源处理装置根据需要，进行A/D转换；1.2经过步骤1.1转换的数据，根据slice划分策略，进入FPGA编码模块，并产生对应的H.264编码流；H.264支持slice结构的图片分割。一个slice由一帧图片内的若干宏块组成。一个宏块的大小一般为16x16。一个slice可以仅包含一个宏块也可以包含该帧中的所有宏块。本技术中，根据网络状态反馈，自适应的调整slice的大小，slice的基数长度为一个宏块行。网络状态变差了，将减小slice的长度，若网络状态良好，则将slice的长度增大。slice的类型与帧的类型匹配，一般为I_slice或者P_slice，同时，当slice长度过小的时候，将切换为1-slice。1.3步骤1.2产生的编码流，通过网络交换机，向对应的显示输出处理节点发送；1.4网络状态反馈模块在1.3步骤后，开启监听模式，侦测显示输出处理节点返回的接收信息报告，并以此信息作用于步骤1.2的编码过程。2)网络交换机将信号源处理装置发送的数据包传递给显示输出处理装置；3)显示输出处理装置进行图像解码并发送至显示部件；3.1显示输出处理装置收到控制装置发送的命令后，开启监听数据流的模式；3.2当显示输出处理装置收到网络交换机发来的网路码流后，ARM处理器打包收流，网络监视器同时启动，将网络状态统计所需要的信息传递给网络交换机的网络状态反馈丰吴块；3.3ARM处理器的打包收流模块将压缩码流发送至FPGA解码装置，产生对应的slice数据；3.4FPGA解码装置将slice数据发送至显示模块；3.5显示模块在收本文档来自技高网...

【技术保护点】
一种多屏拼接控制显示系统，其特征在于：所述控制显示系统包括多个信号源处理装置、网络交换机、多个显示输出处理装置以及显示部件，所述多个信号源处理装置分别连接至网络交换机，所述网络交换机连接至多个显示输出处理装置，所述多个显示输出处理装置连接至所述显示部件，所述多个信号源处理装置和所述多个显示输出处理装置一一对应，所述多个信号源处理装置从前端设备接收图像信号，经过预处理和编码发送至网络交换机，所述网络交换机将信号源处理装置发送的信号传递给所述多个显示输出处理装置，所述多个显示输出处理装置对信号进行解码处理并发送至显示部件，实现多屏拼接显示。

【技术特征摘要】

【专利技术属性】
技术研发人员：石旭刚，周骏华，史故臣，伍一帆，
申请(专利权)人：杭州中威电子股份有限公司，
类型：新型
国别省市：浙江;33