一种用于示波器校准的快沿信号产生电路制造技术

本发明专利技术涉及示波器技术领域，尤其涉及一种用于示波器校准的快沿信号产生电路，包括电源-ER、Vi和Vo，电阻RR2、RR、RL、R1，可调电阻RR1，电感L，肖特基二极管D1和D2，二极管D3，阶跃恢复二极管D4；电感L的一端连接到电源-ER，另一端串接可调电阻RR1和电阻RR2后连接到二极管D4的阴极，电源Vi的一端接地，另一端串接电阻RR和R1连接到二极管D1的阳极，二极管D1的阴极连接到二极管D2的阳极，二极管D2的阳极连接到电阻RR2和二极管D4的公共端，二极管D2的阳极、电阻RR2和二极管D4的公共端连接到二极管D3的阳极，二极管D3的阴极连接到电源Vo的一端，电源Vo的两极之间串接电阻RL后，电源Vo的另一端接地，二极管D4的阴极接地。该电路能够产生较为理想的快沿信号。

【技术实现步骤摘要】

本专利技术涉及示波器
，尤其涉及一种用于示波器校准的快沿信号产生电路。
技术介绍
随着示波器带宽的不断提高，对其瞬态响应测试和校准中所需快沿信号的要求也越来越高。目前，国外示波器上升时间已经进入10ps量级，因此，快沿信号产生方法与技术的研究，对于我国电子测试技术的发展具有重要意义。快沿信号的产生方法主要有3种。其中隧道二极管快沿脉冲的产生方法，由于输出幅度小、误触发和上升沿抖动问题导致设计困难且负载能力差；非线性传输线脉冲上升沿的压缩方法，需半导体集成肖特基二极管和传输线，实现较为困难；而传统阶跃恢复二极管上升沿的整形方法，输出波形失真严重。本文主要对传统设计进行了改进分析与研究，并设计电路获得较为理想的快沿波形。
技术实现思路
本专利技术设计了一种用于示波器校准的快沿信号产生电路，该电路能够产生较为理想的快沿信号。为了实现上述目的，本专利技术采用如下技术方案：一种用于示波器校准的快沿信号产生电路，包括电源-ER、Vi和Vo，电阻RR2、RR、RL、R1，可调电阻RR1，电感L，肖特基二极管D1和D2，二极管D3，阶跃恢复二极管D4；电感L的一端连接到电源-ER，另一端串接可调电阻RR1和电阻RR2后连接到二极管D4的阴极，电源Vi的一端接地，另一端串接电阻RR和R1连接到二极管D1的阳极，二极管D1的阴极连接到二极管D2的阳极，二极管D2的阳极连接到电阻RR2和二极管D4的公共端，二极管D2的阳极、电阻RR2和二极管D4的公共端连接到二极管D3的阳极，二极管D3的阴极连接到电源Vo的一端，电源Vo的两极之间串接电阻RL后，电源Vo的另一端接地，二极管D4的阴极接地。本专利技术的用于示波器校准的快沿信号产生电路，为了兼顾隔直流与减小引入分布电容与导线电感，采用肖特基势垒二极管耦合方式替代电容耦合方式。由于肖特基势垒二极管是利用金属与半导体的接触势垒进行工作的一种多数载流子器件，具有频率高、正向压降小的特点，使得二极管带来的高频失真降到最小，而带来的分压可通过适当调整输入信号幅度来补偿。另外，采用两个肖特基势垒二极管D1和D2作为前端隔离，是为了防止在输入信号上升沿到来之前，肖特基势垒二极管全部截止，以防止对直流偏置电流产生分流。在SRD直流偏置电路中串接电感，由于电感对电流变化的惰性作用，从而阻止高频信号从直流偏置电路分流，以减小波形失真。同时，增加一个可调偏置电阻作为偏置电流的微调，使得SRD存储电荷的驱散时刻能够进行小范围调整，以获取最佳阶跃上升沿。附图说明图1为本专利技术的改进型SRD快沿电路；图2为SRD快沿原理图；图3为SRD信号对比图。具体实施方式下面结合具体实施方式对本专利技术的技术方案进行详细叙述。如图1所示，一种用于示波器校准的快沿信号产生电路，包括电源-ER、Vi和Vo，电阻RR2、RR、RL、R1，可调电阻RR1，电感L，肖特基二极管D1和D2，二极管D3，阶跃恢复二极管D4；电感L的一端连接到电源-ER，另一端串接可调电阻RR1和电阻RR2后连接到二极管D4的阴极，电源Vi的一端接地，另一端串接电阻RR和R1连接到二极管D1的阳极，二极管D1的阴极连接到二极管D2的阳极，二极管D2的阳极连接到电阻RR2和二极管D4的公共端，二极管D2的阳极、电阻RR2和二极管D4的公共端连接到二极管D3的阳极，二极管D3的阴极连接到电源Vo的一端，电源Vo的两极之间串接电阻RL后，电源Vo的另一端接地，二极管D4的阴极接地。快沿产生原理：阶跃恢复二极管(SRD)是一种特殊结构的二极管，其PN结之间加入了极薄的一层低参杂N型半导体，以此构成一个P+N结和一个NN+结，具有存储时间大而暂态时间短的特点。矩形脉冲的快沿产生是通过在信号通路上加入反向连接的SRD及其导通偏置电路，利用SRD存储时间大获得较大的阶跃幅度，利用SRD小的暂态时间获得阶跃型的快沿信号。SRD快沿电路基本结构见图2，输出端获得的电平见图3。图2中C1和C2为隔直流电容，阻止SRD偏置电流进入源端和负载端。如图3所示，如果输入矩形脉冲信号频率足够低，则当输入信号为低电平时，SRD由于偏置电压的存在而处于稳定的导通状态，正向导通电流为IF，二极管内存储电荷达到稳定；当上升沿到来时，产生反向电流iR，在此期间二极管的电流id为iR-IF；当反向电流把存储电荷全部驱散时，SRD阶跃截止。当SRD阶跃截止发生在输入电压刚刚达到最大时刻，则可以得到最大阶跃幅度，即阶跃幅度等于输入信号幅度。则输出脉冲的上升沿约等于SRD的阶跃时间，从而完成矩形脉冲的快沿整形。在实际工程应用中，图2所示的快沿电路很难用于产生示波器校准的快沿信号，这主要是由于其存在几个设计缺陷。首先是隔直流电容造成波形失真严重，电容对信号不同频率成分的阻抗差异导致波形失真，同时其充放电效应使得输出矩形脉冲高电平存在倾斜，随脉宽的增加而波形失真越发严重。其次快沿信号频谱较宽、频率较高，SRD直流偏置电路的存在会对高频分量产生分流，从而上升沿退化产生波形失真。第三阻抗失配造成多次反射，输出快沿信号过冲和振铃严重影响波形质量。针对原有电路存在的设计缺陷，经过反复试验和改进得到图1所示的快沿改进型电路。首先，为了兼顾隔直流与减小引入分布电容与导线电感，采用肖特基势垒二极管耦合方式替代电容耦合方式。由于肖特基势垒二极管是利用金属与半导体的接触势垒进行工作的一种多数载流子器件，具有频率高、正向压降小的特点，使得二极管带来的高频失真降到最小，而带来的分压可通过适当调整输入信号幅度来补偿。另外，采用两个肖特基势垒二极管D1和D2作为前端隔离，是为了防止在输入信号上升沿到来之前，肖特基势垒二极管全部截止，以防止对直流偏置电流产生分流。在SRD直流偏置电路中串接电感，由于电感对电流变化的惰性作用，从而阻止高频信号从直流偏置电路分流，以减小波形失真。同时，增加一个可调偏置电阻作为偏置电流的微调，使得SRD存储电荷的驱散时刻能够进行小范围调整，以获取最佳阶跃上升沿。快沿电路输入端串接一个小电阻R1，吸收信号发射。快沿电路的输入信号来自脉冲信号发生器的通道输出，因此用RR与R1之间的虚线代表未知长度的传输线或电缆。图1所示电路工作原理与图2所示电路相似。当正脉冲到来之前，SRD在偏置电平的作用下正向导通，端点电压约为-0.7V，存储电荷达到稳定值，肖特基二极管全部截止；当正脉冲到来，信号电平使得D1和D2导通后，随着输入信号产生的反向电流增大，SRD的电流逐步减小，端点电压决定于输入信号，存储电荷开始驱散；当本文档来自技高网...

【技术保护点】
一种用于示波器校准的快沿信号产生电路，其特征在于：包括电源‑ER、Vi和Vo，电阻RR2、RR、RL、R1，可调电阻RR1，电感L，肖特基二极管D1和D2，二极管D3，阶跃恢复二极管D4；电感L的一端连接到电源‑ER，另一端串接可调电阻RR1和电阻RR2后连接到二极管D4的阴极，电源Vi的一端接地，另一端串接电阻RR和R1连接到二极管D1的阳极，二极管D1的阴极连接到二极管D2的阳极，二极管D2的阳极连接到电阻RR2和二极管D4的公共端，二极管D2的阳极、电阻RR2和二极管D4的公共端连接到二极管D3的阳极，二极管D3的阴极连接到电源Vo的一端，电源Vo的两极之间串接电阻RL后，电源Vo的另一端接地，二极管D4的阴极接地。

【技术特征摘要】
1.一种用于示波器校准的快沿信号产生电路，其特征在于：包括电源-ER、Vi和Vo，电阻RR2、
RR、RL、R1，可调电阻RR1，电感L，肖特基二极管D1和D2，二极管D3，阶跃恢复二极管D4；
电感L的一端连接到电源-ER，另一端串接可调电阻RR1和电阻RR2后连接到二极管D4的阴极，
电源Vi的一端接地，另一端串接电阻R...

【专利技术属性】
技术研发人员：陆骁璐，吕华平，
申请(专利权)人：江苏绿扬电子仪器集团有限公司，
类型：发明
国别省市：江苏;32