本发明专利技术公开了一种超宽带任意波形信号的产生方法，包括基带信号产生方法和后级模拟电路的实现方法。基带信号发生采用多路多相数字直接合成技术，信号波形全部利用数字技术产生，系统以FPGA为核心，利用硬件描述语言设计任意信号发生和函数信号发生器。利用FPGA对任意信号的DDR3存储器进行波形加载，同时结合微处理板对FPGA函数发生器进行配置，基带信号由多个低速率的DDS核合并产生，生成的高速率的信号再通过高速DAC转换形成I、Q两路基带信号，最终合成其带宽可达1GHz的基带信号。后级模拟电路由基于PLL电路产生8～12GHz的一本振信号，再通过分频、倍频电路以及滤波开关组件电路产生二本振信号，最后由一本振信号和二本振信号分别与基带信号混频产生射频信号。
【技术实现步骤摘要】
本专利技术涉及一种任意波信号产生方法，尤其涉及了通过相关数字直接合成技术和模拟锁相、倍频及混频技术实现了信号的产生。
技术介绍
随着半导体技术的不断发展，雷达信号的种类及形式越来越多样化，雷达信号带宽也越来越宽。雷达系统的调试一般采用辐射或者注入的方式，当辐射或者注入时，目前一般利用常规信号源或者专用仪表组合来产生简单脉冲信号、线性调频、频率捷变等复杂信号。该类仪表在辐射或注入时在实现上带来诸多不便，而且信号种类也是非常有限，无法满足当前雷达信号种类需求。本专利技术克服了以往仪表信号形式的限制，增强了雷达信号检测能力的实用性，对雷达可检测多种复杂信号提供的保障。
技术实现思路
本专利技术的目的是提供了一种超宽带任意波形信号的产生方法。实现本专利技术目的的技术解决方案为:采用多路多相数字直接合成方法，以FPGA为核心，利用硬件描述语言设计任意信号发生和函数信号发生器，并利用FPGA对任意信号的DDR3存储器进行波形加载，同时结合微处理板对FPGA函数发生器进行配置，再由多个低速率的DDS核合并产生高速率的信号，再通过高速DAC转换形成带宽可达IGHz的基带信号；后级模拟电路首先完成本振信号的产生、再与基带信号进行混频产生射频信号。利用高速PIN开关实现对本振频率的控制达到射频信号的频率捷变功能。模拟电路设计中还采用了ALC电路、放大整形电路和滤波电路对射频信号的输出功率和信号波形进行了优化。本专利技术实现了一种高宽带、深存储速度的信号发生方法，信号带宽可达1GHz，存储深度lGSample，可以产生IS的任意信号；同时可产生可编程的复杂函数信号，包含常规脉冲、脉冲压缩(线性调频、非线性调频、相位编码)、频率分集、频率捷变、重频抖动、重频组变等信号；信号宽带可根据需要分别有20MHz、10MHz、200MHz、300MHz、500MHz可选，载波频率可设，覆盖范围为0.3?18GHz。【附图说明】图1任意波信号产生设计原理图。图2高采样率基带信号产生方案。图3深存储方案与信号配置发生。【具体实施方式】本专利技术设计的方法原理如图1所示。其中包括基带信号发生和后级模拟电路原路框图。基带信号发生器采用Xilinx公司Virtex5系列芯片，高存储器件芯片采用DDR3，利用FPGA内部集成的CPU对含任意信号数据的DDR3存储器进行波形加载。如图2所示，采用基于Inter微型主板为主机，主机通过PCIE与FPGA连接，并对DDR3直接加载波形相位码数据，然后FPGA循环读取DDR3内数据并通过JESD204B串行接口直接输出至高速DAC芯片AD9136生成带宽为500MHz基带信号，再通过正交上变频生成最高频率为2G的信号。JESD204B串行接口已经越来越多的广泛应用在数模转换器上，单根JESD204B串行线最高传输速率为12.5Gbps。虽然对器件时钟和同步时钟质检的时序关系有着严格要求，不过相对传统的差分LVDS接口，布板简易，而且逻辑厂商集成了专用JESD204IPCore软件。受限于FPGA可以工作的时钟频率，对于高采样率的数据产生采用面积换速度的思想，采用多相信号产生的方法，由多个低速率的DDS核合并产生高速率的信号。设计的深存存储方案与信号配置发生如图3所示。系统数据率传输性能统计:信号发生DAC 数据率为 2.8GSPSX2X16bit = 89.6Gb/s ；系统采用两条内存条，数据率为1.6GX128 = 204.8Gb/s ；JESD204B 串行线数据率为 12.5Gb/sX8 = 100Gb/s ；考虑到DDR3的特新，DDR3接口不能随机读写，DDR3接口可利用开销为12.5%。考虑实际需求最终确定系统采样时钟为2GSPS，速率为64Gb/s。后级模拟电路包含本振信号产生电路、分频倍频电路、高速PIN开关电路、混频滤波电路、ALC电路、波形整形电路。本振信号产生电路主要由Hittite公司VCO芯片HMC588和鉴相器HMC700组成，产生的频率范围为8?12.5GHzο分频倍频电路完成对以上8?12.5GHz频率的扩展，实现全频段范围内的本振信号。高速PIN开关电路主要实现信号的频率捷变功能，一般采用13所高隔离度，高响应时间的PIN开关。混频滤波电路主要实现了本振信号与基带信号的混频，主要采用Marki混频器M1-0620和亚光混频器HSPK103。ALC电路和波形整形电路主要是对射频信号的输出功率和信号波形进行了优化。在信号输出端耦合一路射频信号，并对其进行功率检测以及脉冲包络检测，同时将检测的信息反馈给前端功率数控衰减器和同步脉冲延时电路。【主权项】1.，其特征在于:采用高速DAC直接数字合成方法，产生信号带宽可达1GHz，存储深度lGSample，产生时间IS的任意复杂基带信号，包含单频、线性调频、非线性调频，同时支持AM、FM、二项编码、四项编码、脉冲调制；CPU微处理主板控制FPGA、DDR3、本振频率、滤波开关等构成的超宽带任意波信号产生器；微处理主板内运行Linux操作系统，提供友好的人机界面；通过本振倍频分频、混频、滤波和开关切换等技术，实现基带信号在0.3?18GHz频率范围内的频率搬移，并实现信号的频率捷变功能。【专利摘要】本专利技术公开了一种超宽带任意波形信号的产生方法，包括基带信号产生方法和后级模拟电路的实现方法。基带信号发生采用多路多相数字直接合成技术，信号波形全部利用数字技术产生，系统以FPGA为核心，利用硬件描述语言设计任意信号发生和函数信号发生器。利用FPGA对任意信号的DDR3存储器进行波形加载，同时结合微处理板对FPGA函数发生器进行配置，基带信号由多个低速率的DDS核合并产生，生成的高速率的信号再通过高速DAC转换形成I、Q两路基带信号，最终合成其带宽可达1GHz的基带信号。后级模拟电路由基于PLL电路产生8～12GHz的一本振信号，再通过分频、倍频电路以及滤波开关组件电路产生二本振信号，最后由一本振信号和二本振信号分别与基带信号混频产生射频信号。【IPC分类】G01S7/40【公开号】CN105223558【申请号】CN201510793664【专利技术人】徐晓东, 吕晨阳, 陶俏 【申请人】中国船舶重工集团公司第七二四研究所【公开日】2016年1月6日【申请日】2015年11月18日本文档来自技高网...
【技术保护点】
一种超宽带任意波形信号产生方法，其特征在于：采用高速DAC直接数字合成方法，产生信号带宽可达1GHz，存储深度1GSample，产生时间1S的任意复杂基带信号，包含单频、线性调频、非线性调频，同时支持AM、FM、二项编码、四项编码、脉冲调制；CPU微处理主板控制FPGA、DDR3、本振频率、滤波开关等构成的超宽带任意波信号产生器；微处理主板内运行Linux操作系统，提供友好的人机界面；通过本振倍频分频、混频、滤波和开关切换等技术，实现基带信号在0.3～18GHz频率范围内的频率搬移，并实现信号的频率捷变功能。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐晓东，吕晨阳，陶俏，
申请(专利权)人：中国船舶重工集团公司第七二四研究所，
类型：发明
国别省市：江苏;32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。