带POP噪声抑制的D类功放电路制造技术

本发明专利技术公开一种带POP噪声抑制的D类功放电路，包括具有电容C1的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PWM电路、驱动电路和滤波电路。通过延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路的输出，以及控制第一开关电路和第二开关电路导通以对电容C1和电容C2充电至偏置电压；延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭；在掉电时，延时电路复位以控制驱动电路关闭。因此本发明专利技术带POP噪声抑制的D类功放电路能抑制上电或掉电时因电容C1和电容C2充放电产生的POP噪声。

【技术实现步骤摘要】

本专利技术涉及电路
，具体涉及一种带POP噪声抑制的D类功放电路。
技术介绍
D类功放电路是一种开关型的功放电路，其工作原理是基于PWM模式，将音频信号与采样三角波比较，输出得到脉冲宽度与音频信号幅度成正比例的PWM波形，然后将该PffM波形的幅度放大，再将放大的PWM波形经过滤波后还原为放大了的音频信号。与线性功放电路相比，D类功放电路具有效率高、发热少的特点，因此D类功放电路被广泛应用于智能电视、智能手机等消费电子产品领域。由于D类功放电路的音频输入必须工作在偏置点上才能传输音频输入，因此D类功放电路的两差分输入端均会连接有电容，在消费电子产品在上电启动初期，消费电子产品会对D类功放电路的两差分输入端的电容充电到偏置点，但是因为两差分输入端的电容的充电速度不同，贝lJ两差分输入端会形成差分输入并放大输出而形成POP噪声，同样，消费电子产品在掉电初期，两差分输入端的电容的放电速度不同，两差分输入端也会形成差分输入而形成POP噪声。
技术实现思路
本专利技术的目的在于提供一种带POP噪声抑制的D类功放电路，旨在抑制D类功放电路在上电掉电时因电容的充放电速度不同而产生的POP噪声。为了实现本专利技术的目的，本专利技术提供一种带POP噪声抑制的D类功放电路，包括具有电容Cl的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PffM电路、驱动电路和滤波电路，放大电路具有分别与第一信号输入电路和第二信号输入电路连接的两输入端以及与PWM电路连接的两输出端，驱动电路与PWM电路连接，滤波电路与驱动电路连接。带POP噪声抑制的D类功放电路还包括还包括第一开关电路、第二开关电路和延时电路；在带POP噪声抑制的D类功放电路上电时，所述延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路输出，以及控制第一开关电路和第二开关电路导通以对电容Cl和电容C2充电至偏置电压；所述延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭；和/或，在带POP噪声抑制的D类功放电路掉电时，延时电路复位以控制驱动电路关闭。作为本专利技术上述带POP噪声抑制的D类功放电路的改进，所述延时电路具有使能端ENA和控制端CTRL;第一开关电路具有输入端、输出端和控制端，第一开关电路的控制端与延时电路的控制端CTRL连接，第一开关电路的输入端与放大电路的一输入端连接，第一开关电路的输出端与电容Cl连接；第二开关电路具有输入端、输出端和控制端，第二开关电路的控制端与延时电路的控制端CTRL连接，第二开关电路的输入端与放大电路的另一输入端连接，第二开关电路的输出端与电容C2连接。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述第一信号输入电路还具有连接在电容Cl和放大电路的相应的一输入端之间的电阻R1，第一开关电路的输出端连接在电容Cl和电阻Rl之间；所述第二信号输入电路还具有连接在电容C2和放大电路的相应的另一输入端之间的电阻R2，第二开关电路的输出端连接在电容C2和电阻R2之间。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述第一开关电路具有场效应三极管Ml和电阻R5，场效应三极管Ml的栅极为第一开关电路的控制端，场效应三极管Ml的漏极为第一开关电路的输入端，场效应三极管Ml的源极与电阻R5的一端连接，电阻R5的另一端为第一开关电路的输出端；所述第二开关电路具有场效应三极管M2和电阻R6，场效应三极管M2的栅极为第二开关电路的控制端，场效应三极管M2的漏极为第二开关电路的输入端，场效应三极管M2的源极与电阻R6的一端连接，电阻R6的另一端为第一开关电路的输出端。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述放大电路具有全差分放大器AMP，全差分放大器AMP具有两输入端、两输出端和偏置电压端；全差分放大器AMP的两输入端为所述放大电路的两输入端，全差分放大器AMP的两输出端为所述放大电路的两输出端。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述带POP噪声抑制的D类功放电路还包括偏置电路，所述全差分放大器AMP还具有偏置电压端，偏置电压端与偏置电路连接。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述偏置电路具有电阻R7和电阻R8，电阻R7和电阻R8用于串联连接在电源VREF和地之间，且电阻R8还与所述全差分放大器AMP的偏置电压端连接。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述控制端CTRL根据使能端ENA是否输入信号输出高电平或低电平。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述延时电路具有一个与门1和若干D触发器；与门1具有一使能端ENA、一时钟输入端CLK和一输出端；与门1的使能端ENA为延时电路的使能端ENA ;若干D触发器均具有输入引脚D、时钟引脚CLK、输出端Q和输出端Q非，且该若干D触发器分别为D触发器DO至Dn，D触发器Dl的时钟引脚CLK连接与门1的输出端，D触发器D2至Dn的时钟引脚CLK分别连接D触发器Dl至Dn-1的输出端Q非，D触发器Dl至Dn的输入引脚D分别连接D触发器Dl至Dn的输出端Q非，D触发器DO的时钟引脚CLK连接D触发器Dn的输出端Q非，D触发器DO的输入引脚D用于连接电源VREF，D触发器DO的输出端Q非为延时电路的控制端CTRL。作为本专利技术上述带POP噪声抑制的D类功放电路的进一步改进，所述驱动电路具有第一驱动管DRVl和第二驱动管DRV2，第一驱动管DRVl和第二驱动管DRV2均具有一输入端、一输出端和控制端；第一驱动管DRVl和第二驱动管DRV2的输入端分别与PffM电路连接，第一驱动管DRVl和第二驱动管DRV2的控制端分别与所述延时电路连接；滤波电路具有电感L1、电感L2、电容C3和电容C4，电感LI和电容C3串联连接在第一驱动管DRVl的输出端和地之间，电感L2和电容C4串联连接在第二驱动管DRV2的输出端和地之间；所述反馈电路具有电阻R3和电阻R4，电阻R3连接在第一驱动管DRVl的输出端和放大电路的一输入端之间，电阻R4连接在第二驱动管DRV2的输出端和放大电路的另一输入端之间。由于本专利技术带POP噪声抑制的D类功放电路在上电时，通过延时电路在预定延时时间内控制第一开关电路和第二开关电路导通而对电容Cl和电容C2充电至偏置电压，以及控制关闭驱动电路以关闭驱动电路输出，因此在上电时抑制了因电容Cl和电容C2充电速度不同而产生的POP噪声；本专利技术带POP噪声抑制的D类功放电路在掉电时，通过延时电路复位关闭驱动电路，因此在掉电时抑制了因电容Cl和电容C2放电速度不同而产生的POP噪声。【附图说明】图1为本专利技术带POP噪声抑制的D类功放电路一优选实施例的电路方框图；图2为图1所示带POP噪声抑制的D类功放电路的拓扑图；图3为本专利技术带POP噪声抑制的D类功放电路的延时电路的结构图。本专利技术目当前第1页1 2 3 本文档来自技高网...

【技术保护点】
一种带POP噪声抑制的D类功放电路，包括具有电容C1的第一信号输入电路、具有电容C2的第二信号输入电路、放大电路、PWM电路、驱动电路和滤波电路，放大电路具有分别与第一信号输入电路和第二信号输入电路连接的两输入端以及与PWM电路连接的两输出端，驱动电路与PWM电路连接，滤波电路与驱动电路连接；其特征在于，还包括第一开关电路、第二开关电路和延时电路；在带POP噪声抑制的D类功放电路上电时，所述延时电路在预定延时时间内控制驱动电路关闭以关闭驱动电路输出，以及控制第一开关电路和第二开关电路导通以对电容C1和电容C2充电至偏置电压；所述延时电路在达到预定延时时间时控制驱动电路导通以及控制第一开关电路和第二开关电路关闭；和/或，在带POP噪声抑制的D类功放电路掉电时，延时电路复位以控制驱动电路关闭。

【技术特征摘要】

【专利技术属性】
技术研发人员：左事君，杨孝骏，滕谋艳，
申请(专利权)人：深圳创维RGB电子有限公司，深圳创维半导体设计中心有限公司，
类型：发明
国别省市：广东;44