本实用新型专利技术公开了一种硬件延时复位电路，包括直流电源、复位开关、二极管、电容、NMOS管，所述直流电源通过所述复位开关连接所述二极管的阴极，所述二极管的阳极连接所述电容的一端，所述电容的另一端接地，所述电容的一端连接所述NMOS管的栅极，所述NMOS管的源极接地，所述NMOS管的漏极通过限流电阻连接所述直流电源，所述NMOS管的漏极连接控制器的复位引脚。本实用新型专利技术的硬件延时复位电路电路结构比较简单、所用元器件较少，从而减少了布板面积，降低了成本。将所述硬件延时复位电路应用在电子产品中，降低了电子产品的成本，提高了电子产品的竞争力。
【技术实现步骤摘要】
本技术属于硬件电路
，具体地说，是涉及一种硬件延时复位电路以及采用所述硬件延时复位电路设计的电子产品。
技术介绍
目前的电子产品，大部分功能都要依赖主控芯片的控制，当主控芯片出现问题时，电子产品就无法使用，因此在电子产品中通常会设计有硬件复位电路，可以使得主控芯片重启。但是现有的硬件复位电路结构复杂，成本较高，提高了电子产品的成本。
技术实现思路
本技术提供了一种硬件延时复位电路，降低了成本。为解决上述技术问题，本技术采用以下技术方案予以实现:一种硬件延时复位电路，包括直流电源、复位开关、二极管、电容、NMOS管，所述直流电源通过所述复位开关连接所述二极管的阴极，所述二极管的阳极连接所述电容的一端，所述电容的另一端接地，所述电容的一端连接所述NMOS管的栅极，所述NMOS管的源极接地，所述NMOS管的漏极通过限流电阻连接所述直流电源，所述NMOS管的漏极连接控制器的复位引脚。进一步的，所述硬件延时复位电路还包括放电电阻，所述放电电阻的一端连接所述二极管的阴极，所述放电电阻的另一端接地。又进一步的，所述硬件延时复位电路还包括滤波电容，所述直流电源通过所述滤波电容接地。再进一步的，所述直流电源的电压值为3.3V或3V。基于上述硬件延时复位电路的结构设计，本技术还提出了一种采用所述硬件延时复位电路设计的电子产品，包括控制器和所述的硬件延时复位电路，所述硬件延时复位电路包括直流电源、复位开关、二极管、电容、NMOS管，所述直流电源通过所述复位开关连接所述二极管的阴极，所述二极管的阳极连接所述电容的一端，所述电容的另一端接地，所述电容的一端连接所述NMOS管的栅极，所述NMOS管的源极接地，所述NMOS管的漏极通过限流电阻连接所述直流电源，所述NMOS管的漏极连接控制器的复位引脚。一种硬件延时复位电路，包括直流电源、复位开关、二极管、电容、NPN型三极管，所述直流电源通过所述复位开关连接所述二极管的阴极，所述二极管的阳极连接所述电容的一端，所述电容的另一端接地，所述电容的一端连接所述NPN型三极管的基极，所述NPN型三极管的发射极接地，所述NPN型三极管的集电极通过限流电阻连接所述直流电源，所述NPN型三极管的集电极连接控制器的复位引脚。进一步的，所述硬件延时复位电路还包括放电电阻，所述放电电阻的一端连接所述二极管的阴极，所述放电电阻的另一端接地。又进一步的，所述硬件延时复位电路还包括滤波电容，所述直流电源通过所述滤波电容接地。再进一步的，所述直流电源的电压值为3.3V或3V。基于上述硬件延时复位电路的结构设计，本技术还提出了一种采用所述硬件延时复位电路设计的电子产品，包括控制器和所述的硬件延时复位电路，所述硬件延时复位电路包括直流电源、复位开关、二极管、电容、NPN型三极管，所述直流电源通过所述复位开关连接所述二极管的阴极，所述二极管的阳极连接所述电容的一端，所述电容的另一端接地，所述电容的一端连接所述NPN型三极管的基极，所述NPN型三极管的发射极接地，所述NPN型三极管的集电极通过限流电阻连接所述直流电源，所述NPN型三极管的集电极连接控制器的复位引脚。与现有技术相比，本技术的优点和积极效果是:本技术的硬件延时复位电路电路结构比较简单、所用元器件较少，从而减少了布板面积，降低了成本。将所述硬件延时复位电路应用在电子产品中，降低了电子产品的成本，提高了电子产品的竞争力。结合附图阅读本技术实施方式的详细描述后，本技术的其他特点和优点将变得更加清楚。【附图说明】图1是本技术所提出的硬件延时复位电路的一种实施例的电路原理图；图2是本技术所提出的硬件延时复位电路的一种实施例的电路原理图。【具体实施方式】下面结合附图对本技术的【具体实施方式】作进一步详细地说明。实施例一、本实施例的硬件延时复位电路主要包括直流电源VCC、复位开关SW、二极管D1、电容C2，NMOS管Ql等，参见图1所示，直流电源VCC通过复位开关SW连接二极管Dl的阴极，二极管Dl的阳极连接电容C2的一端，电容C2的另一端接地，电容C2的一端连接NMOS管Ql的栅极，NMOS管Ql的源极接地，NMOS管Ql的漏极通过限流电阻R2连接直流电源VCC，NMOS管Ql的漏极连接控制器MCU的复位引脚RESET，向控制器MCU的复位引脚RESET发送复位信号。 在本实施例中，直流电源VCC的电压值可以为3.3V或3V。在硬件延时复位电路中还设置有放电电阻R1，放电电阻Rl的一端连接二极管Dl的阴极，放电电阻Rl的另一端接地。当控制器MCU不需要复位时，复位开关SW处于断开状态，NMOS管Ql的栅极电压被拉低，NMOS管Ql处于关断状态，NMOS管Ql的漏极电压为直流电源VCC的电压值，也就是说，NMOS管Ql的漏极电压为高电平，NMOS管Ql的漏极向控制器MCU的复位引脚RESET发送高电平的复位信号，将复位引脚RESET拉为高电平，控制器MCU不复位。当控制器MCU需要复位时，闭合复位开关SW，直流电源VCC通过二极管Dl的漏电流给电容C2充电，电容C2两端的电压逐渐升高，即NMOS管Ql的栅极电压逐渐升高，当满足NMOS管Ql的导通条件时，NMOS管Ql导通，直流电源VCC提供的电流通过限流电阻R2、NMOS管Ql的漏极、NMOS管Ql的源极流入地，即NMOS管Ql的漏极电压被拉为低电平，NMOS管Ql的漏极向控制器MCU的复位引脚RESET发送低电平的复位信号，将复位引脚RESET拉为低电平，控制器MCU复位。复位后，断开复位开关SW，通过二极管Dl、放电电阻Rl将电容C2内的电荷放掉；随着电容C2两端的电压逐渐降低，NMOS管Ql的栅极电压逐渐降低，当不满足NMOS管Ql的导通条件时，NMOS管Ql关断。为了滤除高频杂波，在硬件延时复位电路中还设置有滤波电容Cl，直流电源VCC通过滤波电容Cl接地，从而滤除直流电源输出的高频杂波，避免损坏电路中的其他元器件。本实施例的硬件延时复位电路通过二极管Dl的漏电流为电容C2充电，通过电容C2两端的电压控制NMOS管Ql的通断，从而控制NMOS管Ql漏极电压的电平高低，从而控制复位信号的电平高低，进而控制控制器MCU的复位与否；控制方式比较简单，而且电路结构简单，所用元器件当前第1页1 2 本文档来自技高网...
【技术保护点】
一种硬件延时复位电路，其特征在于：包括直流电源、复位开关、二极管、电容、NMOS管，所述直流电源通过所述复位开关连接所述二极管的阴极，所述二极管的阳极连接所述电容的一端，所述电容的另一端接地，所述电容的一端连接所述NMOS管的栅极，所述NMOS管的源极接地，所述NMOS管的漏极通过限流电阻连接所述直流电源，所述NMOS管的漏极连接控制器的复位引脚。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈磊，许家栋，
申请(专利权)人：青岛歌尔声学科技有限公司，
类型：新型
国别省市：山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。