像素电路制造技术

像素电路包括液晶电容、第一储存电容、驱动单元、补偿单元以及重置单元。驱动单元与液晶电容电性耦接，驱动单元是用以根据一驱动单元控制信号决定是否使液晶电容储存一显示电位，补偿单元与驱动单元电性耦接，是用以根据第一控制信号决定是否补偿驱动单元控制信号，重置单元与驱动单元、补偿单元以及第一储存电容电性耦接，是用以根据第二控制信号决定是否重置驱动单元控制信号以及液晶电容储存电位。

【技术实现步骤摘要】
【专利说明】
本专利技术是有关于一种像素电路，尤其是有关于一种应用于液晶显示装置的像素电路。【
技术介绍
】目前的显示装置为了有更佳的显示效果，纷纷提高显示装置的解析度以及画面更新率，然由为了具有较高的画面更新率，显示装置中的像素单元开启充电的时间缩短、充电频率变高，而由于像素单元的液晶电容在充电时所感受到的电场频率高过特定频率时，液晶电容的电容值会因为介电系数变小而减少，当液晶电容关闭回到稳态时，液晶电容所感受到的电场频率降低，因此液晶电容的电容值会增加，而此时液晶电容会因为电荷守恒定理而导致液晶电容的电压下降，进而造成显示亮度损失。在已知的显示装置中常以储存电容来补偿液晶电容的亮度损失，然在操作频率极高的蓝相液晶(Blue Phase LC)显示装置、铁电液晶(Ferroelectric LC)显示装置等显示装置中，为了有效补偿液晶电容，其储存电容需具有较大的储存电荷量，进而需要占据显示装置较大的硬件面积以及成本。【
技术实现思路
】为了解决上述的缺憾，本专利技术提出一种像素电路实施例，其包括液晶电容、第一储存电容、驱动单元、补偿单元以及重置单元。液晶电容具有一第一端以及一第二端，液晶电容的第二端与一共模电压电性親接；第一储存电容具有一第一端以及一第二端，第一储存电容的第二端与一第一低电压电位电性耦接；驱动单元与液晶电容的第一端电性耦接，驱动单元是用以根据一驱动单元控制信号决定是否使液晶电容储存一显示电位；补偿单元与驱动单元电性耦接，是用以根据一第一控制信号决定是否补偿驱动单元控制信号；重置单元与驱动单元、补偿单元以及第一储存电容电性耦接，是用以根据一第二控制信号决定是否重置驱动单元控制信号以及液晶电容的第一端的电压电位。在本专利技术的其他实施例中，驱动单元更包括第一晶体管，第一晶体管具有一第一端、一第二端以及一控制端，第一晶体管的第一端是用以接收一电位信号，第一晶体管的控制端与第一储存电容的第一端电性耦接，用以接收驱动单元控制信号，第一晶体管的第二端与液晶电容的第一端电性耦接。在本专利技术的其他实施例中，该补偿单元更包括第二晶体管以及第三晶体管。第二晶体管具有一第一端、一第二端以及一控制端，第二晶体管的第二端及控制端电性耦接第一储存电容的第一端，第三晶体管具有一第一端、一第二端以及一控制端，第三晶体管的第一端接收一显示数据信号，第三晶体管的控制端接收第一控制信号，第三晶体管的第二端与第二晶体管的第一端电性耦接，第一控制信号为一第η级栅极控制信号。在本专利技术的其他实施例中，重置单元更包括第四晶体管，其具有一第一端、一第二端以及一控制端，第四晶体管的第一端是用以接收一第一高电压电位，第四晶体管的控制端是用以接收第二控制信号，第四晶体管的第二端与第一储存电容的第一端电性耦接，第二控制信号为一第n-1级栅极控制信号。在本专利技术上述的实施例中，第三晶体管用以于一第一时段关闭，第四晶体管用以于第一时段开启，以重置驱动单元控制信号为第一高电压电位，第一晶体管用以于第一时段开启，以透过一第二低电压电位的电位信号，重置液晶电容的第一端为第二低电压电位；第四晶体管用以于一第二时段关闭，第三晶体管及第二晶体管用以于一第二时段开启，以使第一储存电容的第一端的电压由第一高电压电位根据显示显示数据信号的电位充/放电；电位信号用以于一第三时段提供一第二高电压电位，第一晶体管用以于第三时段根据第一储存电容的电位控制液晶电容的第一端的电位。在本专利技术的另一实施例中，像素电路更包括一显示数据信号输入单元，与重置单元电性耦接，是用以根据一第η级栅极控制信号决定是否输出一显示数据信号。在本专利技术的另一实施例中，该驱动单元包括第一晶体管，其具有一第一端、一第二端以及一控制端，第一晶体管的第一端与重置单元以及补偿单元电性耦接，第一晶体管的控制端是用以接收驱动单元控制信号并与补偿单元电性耦接，第一晶体管的第二端与液晶电容的第一端电性耦接。在本专利技术的另一实施例中，该重置单元更包括第二晶体管、第三晶体管以及第四晶体管，第二晶体管具有一第一端、一第二端以及一控制端，第二晶体管的第一端与一第一高电压电位电性耦接，第二晶体管的控制端用以接收第二控制信号，第二晶体管的第二端与第一晶体管的第一端以及补偿单元电性耦接，第三晶体管具有一第一端、一第二端以及一控制端，第三晶体管的第一端与显示数据信号输入单元以及第一储存电容的第一端电性耦接，第三晶体管的控制端用以接收第一控制信号，第三晶体管的第二端与第一低电压电位电性耦接，第四晶体管具有一第一端、一第二端以及一控制端，第四晶体管的第一端与液晶电容的第一端电性耦接，第四晶体管的控制端用以接收第一控制信号，第四晶体管的第二端与第一低电压电位电性耦接。在本专利技术的另一实施例中，补偿单元更包括第五晶体管，其具有一第一端、一第二端以及一控制端，第五晶体管的第一端与第一晶体管的第一端以及第二晶体管的第二端电性耦接，第五晶体管的第二端与第一晶体管的控制端以及显示数据信号输入单元电性耦接，第五晶体管的控制端用以接收第一控制信号。在本专利技术的另一实施例中，显示数据信号输入单元包括第六晶体管以及第二储存电容，第六晶体管，其具有一第一端、一第二端以及一控制端，第六晶体管的第一端用以接收显示数据信号，第六晶体管的第二端与第三晶体管的第一端以及第一储存电容的第一端电性耦接，第六晶体管的控制端用以接收第η级栅极控制信号，第二储存电容具有一第一端以及一第二端，第二储存电容的第一端与第六晶体管的第二端电性耦接，第二储存电容的第二端与第五晶体管的第二端电性耦接。在本专利技术的上述的另一实施例中，第六晶体管用以于一第一时段关闭，第三晶体管以及第四晶体管用以于第一时段开启，以重置液晶电容的第一端以及第一储存电容的一储存电位为第一低电压电位，第二晶体管与第五晶体管于第一时段开启，以重置驱动单元控制信号为一第二高电压电位；第二晶体管以及第六晶体管用以于一第二时段关闭，第三晶体管、第四晶体管以及第五晶体管用以于一第二时段开启，以使驱动单元控制信号由第二高电压电位放电至一补偿电压电位；第六晶体管用以于一第三时段开启，第二晶体管、第三晶体管、第四晶体管、以及第五晶体管用以于第三时段关闭，以使第二储存电容的第一端的电压由第一低电压电位根据显示数据信号的电位充/放电，驱动单元控制信号的电位由补偿电压电位根据显示数据信号的电位充/放电；第三晶体管、第四晶体管、第五晶体管以及第六晶体管用以于一第四时段关闭，第二晶体管用以于第四时段开启，以使第一晶体管用以于第四时段根据驱动单元控制信号的电位使液晶电容储存显示电压电位。综以上所述，由于本专利技术的液晶电容并非直接根据当级的栅极控制信号充电，因此不会因为高画面更新率而导致液晶电容需操作于高频率下，显示装置进而不需高容量的储存电容来辅助液晶电容维持稳定的电压值，有效减少硬件面积以及制造成本的消耗。为让本专利技术的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例并配合所附图式做详细说明如下。【【附图说明】】图1为显示装置的实施例示意图。图2A为本专利技术的像素电路实施例一不意图。图2B为本专利技术的像素电路实施例一时序不意图。图3A为本专利技术的像素电路实施例二示意图。图3B为本专利技术的像素电路实施例二时序示意图。图4A为本专利技术的像素电路实施例三本文档来自技高网...

【技术保护点】
一种像素电路，其特征在于，其包括：一液晶电容，其具有一第一端以及一第二端，该液晶电容的该第二端与一共模电压电性耦接；一第一储存电容，其具有一第一端以及一第二端，该第一储存电容的该第二端与一第一低电压电位电性耦接；一驱动单元，与该液晶电容的该第一端电性耦接，该驱动单元是用以根据一驱动单元控制信号控制该液晶电容储存的一显示电位；一补偿单元，与该驱动单元电性耦接，用以根据一第一控制信号补偿该驱动单元控制信号；以及一重置单元，电性耦接该驱动单元、该补偿单元以及该第一储存电容，用以根据一第二控制信号重置该驱动单元控制信号以及该液晶电容的该第一端的电压电位。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：洪嘉泽，曾柏翔，谢嘉定，小泽德郎，郭家玮，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：中国台湾;71