具有用于防止逆向工程的特征的半导体器件制造技术

期望设计并且制造对抗现代逆向工程技术的电子芯片。公开了允许设计难以使用现代拆卸技术进行逆向工程的方法和器件。所公开的器件使用具有相同几何形状但具有不同电压电平的器件以形成不同逻辑器件。替代地，本公开使用具有不同的几何形状和相同的操作特性的器件。另外，公开了使用这些器件设计芯片的方法。

【技术实现步骤摘要】
【国外来华专利技术】【专利说明】具有用于防止逆向工程的特征的半导体器件本申请要求2013年I月11日提交的美国专利申请N0.13/739,401的优先权，该美国专利申请是2012年10月30日提交的美国专利申请N0.13/663,921的部分连续案，是2011年7月29日提交的美国专利申请N0.13/194, 452的分案，要求2011年6月7日提交的美国临时专利申请序列号61/494，172的权益，其全部内容以引用方式并入本文中。
期望设计一种难以进行逆向工程从而保护电路设计的电子芯片。已知的逆向工程技术包括用于拆卸芯片各层以暴露逻辑器件的方法。
技术介绍
半导体拆卸技术通常涉及将器件层成像、去除器件层、将下一层成像、去除该层等等，直到实现半导体器件的完整表现。通常，使用光学或电子显微镜实现层成像。可通过使用诸如研磨或抛光的物理手段、通过蚀刻特定化合物的化学手段、通过使用激光器或聚焦离子束技术(FIB)，或者通过任何能够去除各层的其它已知方法，进行层去除。图1示出通过拆卸逆向工程技术成像的半导体层和区域中的一些。一旦半导体器件拆卸完成并且收集到成像信息，就可使用扩散层(diffus1n)、多晶硅、限定用于形成逻辑门的MOS器件的阱区、限定逻辑门如何互连的金属层，来重新构造半导体器件的逻辑功能。图2示出半导体层如何限定MOS器件。美国专利N0.7，711，964公开了一种保护逻辑配置数据的方法。逻辑器件的配置数据被加密并且使用硅密钥加密解密密钥。被加密的解密密钥和配置被传递到逻辑器件。硅密钥用于解密随后用于解密配置数据的解密密钥。这种方法带来的一个问题是，芯片没有受到保护而免于遭受如上所述的物理逆向工程。许多其它密码学技术是已知的。但是，所有密码学技术易受到传统拆卸技术的攻击。公开了一种用于设计对抗这些技术的半导体器件的方法。该半导体器件包括没有明确表征器件功能的物理几何形状。例如，设计其中两种或更多种类型的逻辑器件具有相同物理几何形状的半导体器件。当执行拆卸方法时，两个或更多个器件将表现出相同的物理几何形状，但是这两个或更多个器件具有不同的逻辑功能。这样防止有人执行逆向工程用观察器件几何形状的已知方法确定逻辑功能。采用公开的方法和器件将迫使逆向工程采用更困难的技术。这些技术更耗时，成本更高，更有可能有误差。
技术实现思路
本专利技术的方法和器件提供难以使用已知技术进行逆向工程的半导体器件。在一个方面，ROM电路包括:第一 N沟道晶体管，其具有输出并且具有适于当P沟道电路连接到第一 N沟道晶体管时将输出偏置成预定电平的器件几何形状和器件特性；传输晶体管，其连接在输出和数据总线之间，传输晶体管连接到字线，字线适于当字线被断言时导通传输晶体管；p沟道电路，其连接到数据总线并且适于当通过晶体管导通时提供泄漏电流以将第一 N沟道晶体管中的栅极充电。一种器件是包括第一器件和第二器件的电子元件。第一器件具有第一几何形状和第一特性并且第二器件具有第二几何形状和第二特性。所述第一几何形状和所述第二几何形状是相同的并且所述第二特性不同于所述第一特性。所述电子元件可包括另外的器件。这些器件可以是有源器件或者它们可以是硅化物多晶硅电阻器和非硅化物多晶硅电阻器。第二器件是包括第一逻辑器件和第二逻辑器件的电子电路。第一逻辑器件和第二逻辑器件中的至少一个包括具有第一几何形状和第一特性的第一器件以及具有第二几何形状和第二特性的第二器件。所述第一几何形状和所述第二几何形状是相同的并且所述第二特性不同于所述第一特性。提供了一种对抗逆向工程的制造半导体器件的方法。所述方法包括提供一个或多个隐形偏置发生器，所述隐形偏置发生器包括具有第一几何形状和第一特性的第一器件以及具有第二几何形状和第二特性的第二器件，其中，所述第一几何形状和所述第二几何形状是相同的并且所述第二特性不同于所述第一特性。提供多个逻辑器件并且在逻辑器件内随机分布一个或多个隐形偏置发生器。提供了一种对抗逆向工程的设计半导体器件的方法。所述方法包括提供一个或多个隐形偏置发生器，所述隐形偏置发生器包括具有第一几何形状和第一偏置电压的第一器件以及具有第二几何形状和第二偏置电压的第二器件，其中，所述第一几何形状和所述第二几何形状是相同的并且所述第二偏置电压不同于所述第一偏置电压。所述方法还包括提供多个逻辑器件；在逻辑器件内随机分布一个或多个隐形偏置发生器。提供了对抗逆向工程的制造半导体器件的另一种方法。所述方法包括:提供衬底；提供第一金属层，其中，电子器件的输出位于所述第一金属层上。所述方法还包括提供第二金属层，其中，电子器件的栅极位于第二金属层上，其中，第一金属层位于第二金属层下方并且必须去除第二金属层以测试输出的电平。根据应该依照附图进行阅读的以下对实施例的详细描述，将更充分地理解本专利技术的这些和其它特征和目的。在这点上，在详细说明本专利技术的至少一个实施例之前，要理解，本专利技术的应用不限于说明书中阐述或附图中示出的构造的细节和构件的布置。本专利技术能够具有其它实施例并且以各种方式实践和执行。另外，要理解，本文中采用的措辞和术语以及摘要是出于描述的目的，不应该被视为限制。如此，本领域的技术人员将理解，作为本公开基础的构思可容易地用作设计用于执行本专利技术的许多目的的其它结构、方法和系统的基础。因此，重要的是，权利要求可视为包括这种等同构造，只要它们不脱离本专利技术的精神和范围。【附图说明】附图并入且形成本说明书的一部分、示出本专利技术的实施例，并与描述一起用于说明本专利技术的原理；图1示出通过拆卸逆向工程技术成像的半导体层和区域；图2示出半导体层如何限定MOS器件；图3示出对抗传统逆向工程技术的电路；图4示出使用电平移位器的电路构造；图5示出使用电平移位器的第二构造；图6示出没有比较器的电路构造；图7示出没有比较器的第二电路构造；图8示出具有六个有源器件的电路构造；图9A示出使用公开技术的多路复用器；图9B示出使用公开技术的多路复用器的第二实施例；图10示出“NAND (与非)”逻辑功能的实现方式；图11示出“NOR(或非)”逻辑功能的实现方式；图12示出“ INVERT (反相)”逻辑功能的实现方式；图13示出“BUFFER(缓冲)”逻辑功能的实现方式；图14示出“X0R(异或)”逻辑功能的实现方式；图15示出“XN0R(异或非)”逻辑功能的实现方式；图16A示出具有有源构件的IBG器件；图16B示出具有有源构件的IBG器件的替代实现方式；图17示出包括电阻器的电路；图18示出具有有源器件的硅晶片的侧视图；图19示出对抗芯片电子测试的硅晶片的另一个实施例；图20A示出MOS半导体器件的横截面；图20B示出半导体器件中的寄生电容和电阻；图21示出利用寄生电容的IBG电路。【具体实施方式】包含逻辑功能的许多半导体工艺提供了将用于不同环境的不同类型的金属氧化物半导体(M0s)器件。例如，一个器件可只在较低电压下操作并且可被确定尺寸成具有最小几何形状。另一个器件可在较高电压下操作并且无法被确定尺寸成具有最小几何形状。使用这种类型的器件允许半导体器件接口到外部信号，相比于内部最小尺寸的器件，这些外部信号的电压较高。之前示例中的那种类型的MOS器件通常受扩散材料的电特性控制。通过利用离子注入剂量和能量略微改变此材料的原子结本文档来自技高网...

【技术保护点】
一种电子器件，包括：基底层；第一层，所述第一层至少部分地位于所述基底层上；第二层，所述第二层至少部分地位于所述第一层上；第一金属层，所述第一金属层至少部分地位于所述第二层上，其中，所述电子器件的一个或多个信号输出形成在所述第一金属层中；以及第二金属层，所述第二金属层至少部分地位于所述第一金属层上，其中，在所述第二金属层中形成有一个或多个栅极连接，其中，去除所述第二金属层的一部分破坏至少一个栅极连接并且使所述器件无效。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：威廉·埃利·撒克，罗伯特·弗朗西斯·滕采尔，迈克尔·克林顿·霍克，
申请(专利权)人：安全硅层公司，
类型：发明
国别省市：美国;US