本发明专利技术的一种对三路高分辨率视频流进行叠加的系统和方法，涉及数字多媒体信息处理领域，旨在解决现有技术无法实现多路视频信号实时动态叠加等技术问题。本发明专利技术包括输入模块、专用视频叠加芯片（100）、输出模块和运算辅助模块，其中专用视频叠加芯片（100）由主控制器模块（1）、视频预处理单元（2）、前同步单元（3）、内存控制器模块（4）、数据处理模块（5）、发送接口引擎（6）和高性能DDR控制器（7）构成，本发明专利技术同时包括前述系统的运行方法。
【技术实现步骤摘要】
本专利技术涉及数字多媒体信息处理领域，包括飞行器合成视觉系统、影视后期制作、 视频监控、远程医疗等领域，特别是一种在数字多媒体信息处理中需要把高分辨率视频进 行实时叠加处理的系统和方法。
技术介绍
随着信息技术的发展，数字技术已经广泛应用于多媒体处理领域，这些数字多媒 体设备在功能日益强大的同时也在不断提高其易用性，把从至少两个分立系统产生的视频 信号叠加起来，并清晰地显示出来的应用已经成为了一个发展趋势。比如在飞行器合成视 觉系统中，需要把机载摄像头传回的地形实景视频、控制计算机产生的飞行路线视频、状态 信息合成计算机产生的视频实时叠加成一路视频信号显示在主飞行显示器上。在此叠加过 程中需要用到基于系数的叠加技术和颜色嵌位技术。 机载摄像头传回的地形实景视频和控制计算机产生的飞行路线视频的叠加就用 到了系数叠加技术，该技术也被称为Alpha-Blending技术。该技术的特点在于背景视频和 前景视频按照"Alpha"系数的值来叠加的。即先将背景视频和前景视频的RGB三个颜色分 量分离，然后把前景视频的三个颜色分量分别乘以"Alpha"的值，并把背景视频的三个颜色 分量分别乘以"1 _Alpha"的值，然后把结果按照对应颜色分量相加，最后把三个颜色分量 重新组合为一个视频输出。 机载摄像头传回的地形实景视频和状态信息合成计算机产生的视频的叠加用到 了颜色嵌位叠加技术，该技术也被称为Color-Keying技术。该技术的特点在于透明化前景 视频中落在嵌位颜色范围内的像素点，而其他的像素点则覆盖在背景视频上。即先将背景 视频的RGB三个颜色分量分离，然后分别与嵌位颜色比较，比较的结果做逻辑与操作之后 作为二选一多路选择器的控制输入，如果相等则选择前景像素，否则选择背景像素。 中国专利CN85101302 "视频信号叠加装置"是将至少由两个分立系统产生的视频 信号叠加在一起的方法。但其针对的是模拟视频信号的叠加，是一种基于模拟元器件的方 法，不能用在当今基于大规模集成电路的数字多媒体处理领域。 中国专利CN200510132415"一种用于在视频信号上叠加多个图形信号的控制装置 及方法"，则是通过逐个像素判断是否需要在视频上叠加图形信号。虽然该方法也给出了上 诉的两种叠加方式，但是其应用范围是在视频上叠加静态图像或者是用户操作界面，而该 专利并未对多路视频信号的实时叠加给出解决方案。 另外在中国专利CN200610029649. 1、中国专利CN200610029650. 4、中国专利 CN200810217524. 0,都对在视频中叠加字幕做了说明，但是这些方法都是针对在视频中叠 加静态图片的方法。因此现有的方法都没有提及到几路视频信号实时叠加的方法。
技术实现思路
本专利技术旨在解决现有技术无法实现多路视频信号实时动态叠加的技术难题，提供 了一种能对三路视频信号实现实时动态叠加、并具有处理速度快、体积小巧、使用方便、价 格低廉等特点的。 本专利技术的目的是通过以下技术方案实现的。 本专利技术的一种对三路高分辨率视频流进行叠加的系统，包括输入模块、专用视频 叠加芯片100、输出模块和运算辅助模块，其中专用视频叠加芯片100由主控制器模块1、视 频预处理单元2、前同步单元3、内存控制器模块4、数据处理模块5、发送接口引擎6和高性 能DDR控制器7构成；视频预处理单元2分别与前同步单元3和内存控制器模块4相连接， 前同步单元3和内存控制器模块4通过标准内存访问接口连接数据处理模块5，数据处理模 块5的发送端与发送接口引擎6相连；内存控制器模块4通过片上设备总线0PB与高性能 DDR控制器7相连；主控制器模块1通过配置总线分别与视频预处理模块2、前同步单元3、 内存控制器模块4、数据处理模块5、发送接口引擎6相连。 本专利技术的一种对三路高分辨率视频流进行叠加的系统，其中所述的主控制器模块 1由I2C主控制器、控制状态机和寄存器组构成；视频预处理单元2由分辨率检测单元21、 预处理单元22和有效数据提取单元23构成；前同步单元3由异步FIFO和同步FIFO构成； 内存控制器模块4由接收数据通道41、访问仲裁单元43和发送数据通道42构成；数据处理 模块5由系数混叠处理单元51和颜色嵌位处理单元52构成；发送接口引擎6由异步FIFO 和帧重构模块构成；高性能DDR控制器7由初始化模块71、控制逻辑模块73、数据通道74 和相位校准模块72构成。 本专利技术的一种对三路高分辨率视频流进行叠加的系统，其中所述的输入模块为三 个高带宽AD芯片104~106,输出模块为DA芯片103,运算辅助模块包括外接DDR储存器 101和嵌入式CPU102,其中三个高带宽AD芯片104~106的输出端分别连接专用视频叠加 芯片100的第二输入端、第三输入端和第四输入端D2~D4,高带宽AD芯片的输入端连接外 部VGA信号；外接DDR储存器101连接专用视频叠加芯片100的第一输入输出端D5,嵌入 式CPU102连接专用视频叠加芯片100的第二输入输出端D6,专用视频叠加芯片100的输出 端D7连接DA芯片103的输入端，DA芯片103的输出端连接输出VGA接口。 本专利技术的一种对三路高分辨率视频流进行叠加的方法，其中包括如下步骤： A. 视频预处理模块2通过分辨率检测单元21自动检测输入视频的分辨率，主控制器 模块1根据该检测结果通过I2C主控制器配置输入模块的高带宽AD芯片； B. 主控制器模块1向高性能DDR控制器模块7发出系统配置完成指令，初始化模块71 启动外接DDR储存器101的初始化操作，初始化完成之后相位校准模块72执行相位校准操 作。若所有过程正确完成则通知主控制器模块1初始化完成，如果上述操作出现异常，主控 制器模块1会复位该高性能DDR控制器模块7 ; C. 主控制器模块1启动系统，预处理单元22对视频进行数字降噪和图像稳定处理，然 后送入有效数据提取单元23进行有效数据提取，得到有效的前景数据和背景数据； D.接收数据通道41将由步骤C输入的有效前景数据进行分拆和打包，通过高性能DDR 控制器模块7把有效前景数据缓存入外接DDR储存器101中；缓存完一帧之后通知数据处 理模块5前景数据缓存完成； E. 前同步单元3开始采集、同步和缓存由步骤C输入的有效背景数据；当前同步单元 3中缓存达到设定的饱和值后，通知数据处理模块5背景数据缓存完成； F. 数据处理模块5按一个显示行为单位取出步骤E缓存的背景数据，根据设置的混叠 位置在设定的时间由发送数据通道42取出步骤D缓存的前景数据；处理时首先把背景数据 和需要系数混叠的前景数据输入系数混叠处理单元51进行系数混叠操作，混叠之后的结 果与另一路前景数据一起输入颜色嵌位处理单元52进行颜色嵌位操作； G. 将由步骤F输入的混叠之后的数据经发送到接口引擎6,生成与发送格式相对应的 像素点时钟、行同步和场同步信号，与数据一起送入送入DA芯片103进行数模转换，形成标 准的VGA接口信号进行显示。 本专利技术的一种对三路高分辨率视频流进行叠加的方法，其中步骤c之前首先检测 输入端口是否有视频输入，主控制器模块1根据检测的结果决定预处理单元22的开启或关 闭以及数据处理模块5混本文档来自技高网...
【技术保护点】
一种对三路高分辨率视频流进行叠加的系统，其特征在于：包括输入模块、专用视频叠加芯片（100）、输出模块和运算辅助模块，其中专用视频叠加芯片（100）由主控制器模块（1）、视频预处理单元（2）、前同步单元（3）、内存控制器模块（4）、数据处理模块（5）、发送接口引擎（6）和高性能DDR控制器（7）构成；视频预处理单元（2）分别与前同步单元（3）和内存控制器模块（4）相连接，前同步单元（3）和内存控制器模块（4）通过标准内存访问接口连接数据处理模块（5），数据处理模块（5）的发送端与发送接口引擎（6）相连；内存控制器模块（4）通过片上设备总线OPB与高性能DDR控制器（7）相连；主控制器模块（1）通过配置总线分别与视频预处理模块（2）、前同步单元（3）、内存控制器模块（4）、数据处理模块（5）、发送接口引擎（6）相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：龙羽，
申请(专利权)人：龙羽，
类型：发明
国别省市：四川;51
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。