一种基于PCI-E总线的北斗B码授时同步装置制造方法及图纸

本发明专利技术是一种基于PCI-E总线的北斗B码授时同步装置，该装置包括北斗接收模块、FPGA可编程逻辑器、PCI-E接口和计算机，所述北斗接收模块连接并向FPGA可编程逻辑器传输GPRMC定位信息，所述FPGA可编程逻辑器通过PCI-E接口连接计算机，所述FPGA可编程逻辑器中虚拟出一RAM存储器，FPGA可编程逻辑器解调出的相应时区时间存入此虚拟的RAM存储器中，并且通过相应的触发信号触发PCI-E接口中断读取此RAM存储器中的时区时间给计算机。本发明专利技术采用北斗卫星接收模块，安全性高，PCI-E总线比PCI引脚少，板子布线简易，且带宽增大，传输速率提高，具有灵活的扩展性。

【技术实现步骤摘要】

本专利技术属于授时
，具体涉及一种利用北斗导航卫星接收标准卫星时间信息并通过PCI-E总线接口给计算机提供B码授时的时间同步装置。
技术介绍
时间作为物质运动的一个基本物理参考量，在社会各个领域有着广泛的应用，其中卫星导航、电力同步采样系统往往对时间的精准度有很高的要求。传统的授时方式是采用GPS卫星导航提供标准时间码信息，通过嵌入式单片机解出时间信息并通过异步串行接口发送至电脑上位机。此授时方式的不足之处在于GPS导航卫星虽然精度高，但是其系统单一，可靠性不高，还存在授权问题，如果得不到授权会出现部分系统瘫痪的情况，并且采用异步串行接口与电脑相连，接口繁琐，无法与电脑一体化。与本专利技术专利最为接近的已有技术是中国科学院国家授时中心的刘军良等于2009年在第十九界全国测控、计量、仪器仪表学术年会上提出的“基于PCI总线的GPS授时卡设计”，其技术方案如图1所示:包括MPU微处理单元1、双端口存储器2、PCI接口3、计算机4、GPS接收模块5、锁相环倍频模块6、CPLD可编程器件7。GPS接收模块5输出时间信号通过串口送至MPU微处理单元1进行本文档来自技高网...

【技术保护点】
一种基于PCI‑E总线的北斗B码授时同步装置，其特征在于，该装置包括北斗接收模块（8）、FPGA可编程逻辑器（9）、PCI‑E接口（10）和计算机（11），所述北斗接收模块（8）连接并向FPGA可编程逻辑器（9）传输GPRMC定位信息（12），所述FPGA可编程逻辑器（9）通过PCI‑E接口（10）连接计算机（11），所述FPGA可编程逻辑器（9）中虚拟出一RAM存储器，FPGA可编程逻辑器（9）解调出的相应时区时间存入此虚拟的RAM存储器中，并且通过相应的触发信号触发PCI‑E接口（10）中断读取此RAM存储器中的时区时间给计算机（11）。

【技术特征摘要】
1.一种基于PCI-E总线的北斗B码授时同步装置，其特征在于，该装置包括北斗接收模块（8）、FPGA可编程逻辑器（9）、PCI-E接口（10）和计算机（11），所述北斗接收模块（8）连接并向FPGA可编程逻辑器（9）传输GPRMC定位信息（12），所述FPGA可编程逻辑器（9）通过PCI-E接口（10）连接计算机（11），所述FPGA可编程逻辑器（9）中虚拟出一RAM存储器，FPGA可编程逻辑器（9）解调出的相应时区时间存入此虚拟的RAM存储器中，并且通过相应的触发信号触发PCI-E接口（10）中断读取此RAM存储器中的时区时间给计算机（11）。
2.根据权利要求1所述的基于PCI-E总线的北斗B码授时同步装置，其特征在于，所述FPGA可编程逻辑器（9）包括相互连接的卫星时间解码模块（13）和主控制模块（15），所述主控制模块（15）虚拟出一个双口RAM存储器模块（14），所述卫星时间解码模块（13）接收GPRMC定位信息（12），解出UTC时间并转化为北京时间写入双口RAM存储器模块（14）中；
所述P...

【专利技术属性】
技术研发人员：王军，张福第，孙兆友，杜博军，唐彬，王磊，
申请(专利权)人：苏州科技学院，
类型：发明
国别省市：江苏;32