移位寄存器单元及其驱动方法、栅极驱动电路及显示装置制造方法及图纸

本发明专利技术涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。所述移位寄存器单元包括：驱动信号生成模块，所述驱动信号生成模块用于生成驱动栅线开启的驱动信号，所述驱动信号所持续的时间等于扫描n行栅线所需的时间；所述n≥2；选择模块，所述选择模块与n行栅线的输入端连接，用于将所述驱动信号生成模块依次与n行栅线选通，将所生成的所述驱动信号依次输入所述n行栅线。上述移位寄存器单元可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。

【技术实现步骤摘要】
移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
本专利技术涉及显示
，具体地，涉及一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置。
技术介绍
近些年来显示器的发展呈现出了高集成度，低成本的发展趋势。其中一项非常重要的技术就是移位寄存器(英文：GateDriveronArray，缩写：GOA)的技术量产化的实现。利用移位寄存器技术将栅极驱动电路集成在显示面板的阵列基板上，从而可以省掉栅极驱动集成电路部分，以从材料成本和制作工艺两方面降低产品成本。采用移位寄存器技术的栅极驱动电路包括若干个移位寄存器单元，每个移位寄存器单元包含若干薄膜晶体管(ThinFilmTransistor，以下简称为TFT)，其中，每一移位寄存器单元对应一行栅线，驱动该行栅线开启和关闭。由于每一移位寄存器单元仅能驱动一行栅线开启和关闭，因此，在显示面板中，需要制备较多的移位寄存器单元，以驱动多行栅线开启和关闭；在此情况下，需要在阵列基板上制备的薄膜晶体管的数量较多，从而，栅极驱动电路会占用较大的面积，不利于实现窄边框。而为了实现窄边框，就需要采用双边驱动(即在栅线的两端同时向栅线输入驱动信号)的技术方案，但采用双边驱动会导致高温抖动、隔行显示等不良。此外，栅极驱动电路占用的面积较大，还会限制保护电路的布线空间，从而会使得电路的抗ESD(静电释放)能力不足。
技术实现思路
本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，其可以减少栅极驱动电路所占用的面积。为实现本专利技术的目的而提供一种移位寄存器单元，其包括：驱动信号生成模块，所述驱动信号生成模块用于生成驱动栅线开启的驱动信号，所述驱动信号所持续的时间等于扫描n行栅线所需的时间；所述n≥2；选择模块，所述选择模块与n行栅线的输入端连接，用于将所述驱动信号生成模块依次与n行栅线选通，将所生成的所述驱动信号依次输入所述n行栅线。其中，所述选择模块包括n个薄膜晶体管，每个薄膜晶体管的控制极与一时钟信号端连接，源极与驱动信号生成模块的输出端连接，漏极与一行栅线的输入端连接。其中，所述移位寄存器单元还包括降噪模块，所述降噪模块用于降低输入到栅线中的驱动信号的噪声。其中，所述降噪模块包括n-1个降噪单元，所述n-1个降噪单元分别与n行栅线中最后开启的n-1行栅线一一对应；每个降噪单元在其对应的栅线开启时，将先于该栅线开启的栅线与低电压端连接。其中，与n行栅线中的第m行栅线对应的降噪单元包括m-1个薄膜晶体管，所述2≤m≤n；且所述m-1个薄膜晶体管的控制极均与该第m行栅线的输入端连接，源极均与低电压端连接，漏极分别与n行栅线中的第1～m-1行栅线的输入端一一对应地连接。其中，所述n等于2。其中，所述驱动信号生成模块包括第一至第十晶体管，以及第一电容；所述第一晶体管的控制极与信号输入端连接，源极与第一高电压端连接，漏极与上拉结点连接；所述第二晶体管的控制极与复位信号端连接，源极与第一低电压端连接，漏极与上拉结点连接；所述第三晶体管的控制极与上拉结点连接，源极与第一时钟信号端连接，漏极与输出端连接；所述第四晶体管的控制极和源极与第二高电压端连接，漏极与第五晶体管的控制极连接；所述第五晶体管的源极与第二高电压端连接，漏极与下拉节点连接；所述第六晶体管的控制极与上拉节点连接，源极与第二低电压端连接，漏极与下拉节点连接；所述第七晶体管的控制极与第一低电压端连接，源极与第二低电压端连接，漏极与输出端连接；所述第八晶体管的控制极与上拉节点连接，源极与第二低电压端连接，漏极连接在所述第四晶体管的漏极和第五晶体管的控制极之间；所述第九晶体管的控制极与下拉节点连接，源极与第二低电压端连接，漏极与上拉结点连接；所述第十晶体管的控制极与下拉节点连接，源极与第二低电压端连接，漏极与输出端连接；所述第一电容的第一端与上拉结点连接，第二端与所述第三晶体管的漏极连接。作为另一个技术方案，本专利技术还提供上述移位寄存器单元的驱动方法，其包括：生成驱动信号，所述驱动信号所持续的时间等于扫描n行栅线所需的时间，所述n≥2；将所述驱动信号依次输入n行栅线内。作为另一个技术方案，本专利技术还提供一种栅极驱动电路，其包括级联在一起的多个上述移位寄存器单元。作为另一个技术方案，本专利技术还提供一种显示装置，其包括上述栅极驱动电路。本专利技术具有以下有益效果：本专利技术提供的移位寄存器单元，其输入向n行栅线的驱动信号由一个驱动信号生成模块所生成，与现有技术相比，这样减少了驱动信号生成模块的数量；而每个驱动信号生成模块一般包括多个薄膜晶体管和电容等器件，因此，这样可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD(静电释放)能力。本专利技术提供的移位寄存器单元的驱动方法，其将生成的一个驱动信号依次输入n行栅线内，与现有技术相比，这样减少了用于生成驱动信号的驱动信号生成模块的数量；而驱动信号生成模块一般包括多个薄膜晶体管和电容等器件，因此，这样可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。本专利技术提供的栅极驱动电路，其包括本专利技术提供的移位寄存器单元，可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。本专利技术提供的显示装置，其包括本专利技术提供的栅极驱动电路，可以减少栅极驱动电路所占用的面积，从而有助于实现窄边框，增大显示装置的有效显示区的面积，提高显示装置的屏占比；同时，还可以给保护电路的布置提供足够的空间，这样可以提高电路的抗ESD能力。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1为本专利技术实施方式提供的移位寄存器单元的示意图；图2为图1所述移位寄存器单元的电路图；图3为图2所述电路中各信号的时序图；图4为n为3时选择模块及降噪模块的电路图。其中，附图标记：1：驱动信号生成模块；2：选择模块；3：降噪模块；30：降噪单元；M1：第一晶体管；M2：第二晶体管；M3：第三晶体管；M4：第四晶体管；M5：第五晶体管；M6：第六晶体管；M7：第七晶体管；M8：第八晶体管；M9：第九晶体管；M10：第十晶体管；M11：第十一晶体管；M12：第十二晶体管；M13：第十三晶体管；M14：第十四晶体管；M15：第十五晶体管；M16：第十六晶体管；C1：第一电容；INPUT：信号输入端；Reset：复位信号端；CLK1：第一时钟信号端；CLK2：第二时钟信号端；CLK3：第三时钟信号端；VDD：第一高电压端；VSS：第一低电压端；VGH：第二高电压端；VGL：第二低电压端/低电压端；OUTPUT：输出端；Gate1：n行栅线中的第一行栅线；Gate2：n行栅线中的第二行栅线；Gate3：n行栅线中的第三行栅线。具体本文档来自技高网...

【技术保护点】
一种移位寄存器单元，其特征在于，包括：驱动信号生成模块，所述驱动信号生成模块用于生成驱动栅线开启的驱动信号，所述驱动信号所持续的时间等于扫描n行栅线所需的时间；所述n≥2；选择模块，所述选择模块与n行栅线的输入端连接，用于将所述驱动信号生成模块依次与n行栅线选通，将所生成的所述驱动信号依次输入所述n行栅线。

【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：驱动信号生成模块，所述驱动信号生成模块用于生成驱动栅线开启的驱动信号，所述驱动信号所持续的时间等于扫描n行栅线所需的时间；所述n≥2；选择模块，所述选择模块与n行栅线的输入端连接，用于将所述驱动信号生成模块依次与n行栅线选通，将所生成的所述驱动信号依次输入所述n行栅线；降噪模块，所述降噪模块用于降低输入到栅线中的驱动信号的噪声；所述降噪模块包括n-1个降噪单元，所述n-1个降噪单元分别与n行栅线中最后开启的n-1行栅线一一对应；每个降噪单元在其对应的栅线开启时，将先于该栅线开启的栅线与低电压端连接；其中，与n行栅线中的第m行栅线对应的降噪单元包括m-1个薄膜晶体管，所述2≤m≤n；且所述m-1个薄膜晶体管的控制极均与该第m行栅线的输入端连接，源极均与低电压端连接，漏极分别与n行栅线中的第1～m-1行栅线的输入端一一对应地连接。2.根据权利要求1所述的移位寄存器单元，其特征在于，所述选择模块包括n个薄膜晶体管，每个薄膜晶体管的控制极与一时钟信号端连接，源极与驱动信号生成模块的输出端连接，漏极与一行栅线的输入端连接。3.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述n等于2。4.根据权利要求1或2所述的移位寄存器单元，其特征在于，所述驱动信号生成模块包括第一至第十晶体管，以及第一电容；所述第一晶体管的控制极与信号输入端连接，源极与第一高...

【专利技术属性】
技术研发人员：周晓亮，王洪伟，余飞，蒋磊，
申请(专利权)人：合肥京东方光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34