本发明专利技术公开了一种像素电路及其驱动方法和一种显示装置，所述像素电路包括：驱动晶体管、存储电容、数据写入模块、发光元件和预定电压写入模块；所述存储电容的第一端与所述驱动晶体管的栅极相连，所述存储电容的第二端与所述驱动晶体管的第二极相连，所述预定电压写入模块用于使得所述驱动晶体管的第二极在预充电阶段和补偿阶段达到预定电位；所述数据写入模块用于在补偿阶段将数据线上的数据电压存储至所述存储电容中。本发明专利技术可以消除发光元件的跨压对驱动电流的影响。
【技术实现步骤摘要】
本专利技术涉及显示
，具体涉及一种像素电路、一种像素电路的驱动方法和一种显示装置。
技术介绍
有机发光二极管(Organic Light-Emitting D1de，0LED)显示装置具有能自发光、对比度高、色域度广等优点，同时由于其功耗低、易于实现柔性显示，因而具有广阔的应用前景。有机发光二极管显示装置的每个像素电路中都集成了一组薄膜晶体管和存储电容，通过对薄膜晶体管和存储电容的驱动控制，实现对通过发光元件的电流控制。如图1所示的是现有技术中一种像素电路的结构示意图，包括四个薄膜晶体管Tl、T2、T3和Tr以及一个存储电容Cs，ELVDD为高电平输入端，VSS为低电平输入端，Data为数据线，Vn-1和Vn为扫描线，其中通过发光元件的驱动电流为:1ied= k(V (Iata-Voled)2其中，k为与驱动晶体管Tr结构相关的常数，Vdata为数据电压，V ^为发光元件发光时两端的电压。可以看出，驱动电流的大小会受到V&d的影响。而显示装置中不同的发光元件受工艺条件的影响，其Vtjlral也不完全相同，从而出现亮度不均匀的现象。
技术实现思路
本专利技术的目的在于提供一种像素电路、一种像素电路的驱动方法和一种显示装置，以防止发光元件的跨压对驱动电流产生影响。为了实现上述目的，本专利技术提供一种像素电路，包括:驱动晶体管、存储电容、数据写入模块、发光元件和预定电压写入模块；所述存储电容的第一端与所述驱动晶体管的栅极相连，所述存储电容的第二端与所述驱动晶体管的第二极相连，所述驱动晶体管的第一极与高电平输入端相连，所述驱动晶体管的第二极与所述发光元件的阳极相连，所述发光元件的阴极与低电平输入端相连；所述预定电压写入模块用于使得所述驱动晶体管的第二极在预充电阶段和补偿阶段达到预定电位；所述数据写入模块用于在补偿阶段将数据线上的数据电压存储至所述存储电容中。优选地，所述数据写入模块的第一输入端与所述高电平输入端相连，所述数据写入模块的第二输入端与数据线相连，所述数据写入模块的输出端与所述存储电容的第一端相连，所述数据写入模块用于在预充电阶段将高电平输入端的电压存储在所述存储电容中，以使得在所述补偿阶段所述存储电容的第一端电位高于所述存储电容的第二端的电位，并使得所述存储电容放电，并在放电过程结束后将数据电压以及与驱动晶体管的阈值电压等值的电压存储至所述存储电容。优选地，所述数据写入模块包括:第一晶体管、第二晶体管、第三晶体管、第一扫描端和第二扫描端；所述第一晶体管的栅极与所述第一扫描端相连，所述第一晶体管的第一极与所述高电平输入端相连，所述第一晶体管的第二极与所述驱动晶体管的栅极相连；所述第二晶体管的栅极与所述第二扫描端相连，所述第二晶体管的第一极与数据线相连，所述第二晶体管的第二极与所述第三晶体管的第二极相连，所述第三晶体管的第一极和栅极均与所述驱动晶体管的栅极相连，所述第三晶体管的阈值电压与所述驱动晶体管的阈值电压相同；所述第一扫描端用于在预充电阶段提供开启信号；所述第二扫描端用于在补偿阶段提供开启信号。优选地，所述第一扫描端与第一栅线相连，所述第二扫描端与第二栅线相连。优选地，所述预定电压写入模块包括第四晶体管、第四扫描端和预定电压输入端，所述第四晶体管的栅极与所述第四扫描端相连，所述第四晶体管的第一极与所述驱动晶体管的第二极相连，所述第四晶体管的第二极与所述预定电压输入端相连，所述第四扫描端用于在预充电阶段和补偿阶段提供开启信号、在发光阶段提供关断信号。优选地，所述预定电压写入模块还包括第五晶体管和第五扫描端，所述第五晶体管的栅极与所述第五扫描端相连，所述第五晶体管的第一极与所述高电平输入端相连，所述第五晶体管的第二极与所述驱动晶体管的第一极相连，所述第五扫描端用于在预充电阶段和补偿阶段提供关断信号、在发光阶段提供开启信号。优选地，所述第四扫描端与第四栅线相连，所述第五扫描端与第五栅线相连。 优选地，所述预定电压输入端的输入电压为零。优选地，所述低电平输入端作为所述预定电压输入端。相应地，本专利技术还提供一种像素电路的驱动方法，所述像素电路为本专利技术提供的上述像素电路，所述驱动方法包括:预充电阶段，通过预定电压写入模块向所述驱动晶体管的第二极写入电压，以使得所述驱动晶体管的第二极的电位为所述预定电位；补偿阶段，通过数据写入模块将数据线上的数据电压存储至所述存储电容中；发光阶段，将高电平输入端与所述发光元件的阳极导通，以使得所述发光元件发光。优选地，所述驱动方法包括:在所述预充电阶段，通过所述数据写入模块将高电平输入端的电压存储至所述存储电容中；在所述补偿阶段，通过所述数据写入模块将数据线与所述存储电容的第一端导通，以使得存储电容放电，并在放电结束后将数据线上的数据电压以及与驱动晶体管的阈值电压等值的电压存储至所述存储电容。优选地，所述数据写入模块包括第一晶体管、第二晶体管、第三晶体管、第一扫描端和第二扫描端，所述第一晶体管的栅极与所述第一扫描端相连，所述第一晶体管的第一极与所述高电平输入端相连，所述第一晶体管的第二极与所述驱动晶体管的栅极相连；所述第二晶体管的栅极与所述第二扫描端相连，所述第二晶体管的第一极与数据线相连，所述第二晶体管的第二极与所述第三晶体管的第二极相连，所述第三晶体管的第一极和栅极均与所述驱动晶体管的栅极相连，所述第三晶体管的阈值电压与所述驱动晶体管的阈值电压相同；所述驱动方法包括:在所述预充电阶段，分别向所述第一扫描端提供开启信号，向所述第二扫描端提供关断信号，以使得所述第一晶体管开启、所述第二晶体管关断，所述高电平输入端的电压通过所述第一晶体管存储至所述存储电容；在所述补偿阶段，分别向所述第二扫描端提供开启信号，向所述第一扫描端提供关断信号，以使得所述第二晶体管和所述第三晶体管开启，同时第一晶体管关断，并使得所述存储电容放电结束后将数据电压以及所述第三晶体管的阈值电压存储至所述存储电容；在所述发光阶段，分别向所述第一扫描端和所述第二扫描端提供关断信号，以使得所述第一晶体管和所述第二晶体管关断。优选地，所述预定电压写入模块包括第四晶体管、第四扫描端和预定电压输入端，所述第四晶体管的栅极与所述第四扫描端相连，所述第四晶体管的第一极与所述驱动晶体管的第二极相连，所述第四晶体管的第二极与所述预定电压输入端相连；所述驱动方法包括:在所述预充电阶段和所述补偿阶段，向所述第四扫描端提供开启信号，以使得所述第四晶体管开启，所述驱动晶体管的第二极与所述预定电压输入端导通；在所述发光阶段，向第四扫描端提供关断信号，以使得所述第四晶体管关断，并使得所述高电平输入端与所述发光元件的阳极导通。优选地，所述预定电压写入模块还包括第五晶体管和第五扫描端，所述第五晶体管的栅极与所述第五扫描端相连，所述第五晶体管的第一极与所述高电平输入端相连，所述第五晶体管的第二极与所述驱动晶体管的第一极相连，所述驱动方法还包括:在所述预充电阶段和所述补偿阶段，向所述第五扫描端提供关断信号，在所述发光阶段，向所述第五扫描端提供开启信号，以使得所述第五晶体管在所述预充电阶段和所述补偿阶段关断，并在所述发光阶段开启，使得所述高电平输入端与发光元件在所述预充电阶段和所述补偿阶段断开，并在所述发光阶段导通。 优选地，本文档来自技高网...
【技术保护点】
一种像素电路，其特征在于，包括：驱动晶体管、存储电容、数据写入模块、发光元件和预定电压写入模块；所述存储电容的第一端与所述驱动晶体管的栅极相连，所述存储电容的第二端与所述驱动晶体管的第二极相连，所述驱动晶体管的第一极与高电平输入端相连，所述驱动晶体管的第二极与所述发光元件的阳极相连，所述发光元件的阴极与低电平输入端相连；所述预定电压写入模块用于使得所述驱动晶体管的第二极在预充电阶段和补偿阶段达到预定电位；所述数据写入模块用于在补偿阶段将数据线上的数据电压存储至所述存储电容中。
【技术特征摘要】
【专利技术属性】
技术研发人员：徐攀，吴仲远，张玉婷，李永谦，
申请(专利权)人：合肥鑫晟光电科技有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽;34
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。