本实用新型专利技术公开了一种基于SOPC的视频采集和检测系统，系统电路装置包括：FPGA主控制器、FLASH存储模块、SRAM存储模块、SDRAM存储模块、TFT液晶显示器、A/D和D/A模块，所述系统电路装置还包括：CCD摄像头，所述FPGA模块构建了SOPC硬件系统，所述FPGA与所述D/A模块采用并行总线进行通信，所述FPGA为主设备，所述D/A为从设备；所述FPGA与所述A/D模块采用I2C总线进行通信，所述FPGA为主设备，所述A/D为从设备；所述电路具有存储空间小，体积小、低成本、低功耗的特点，由于采用了软体核处理器，加大了破解工作的难度，可以有效的保护厂家的产权。
【技术实现步骤摘要】
本技术涉及视频采集和检测领域，特别涉及一种基于SOPC的视频采集及检测系统。
技术介绍
目前，常用的视频检测采用以DSP为核心的装置，通过对DSP进行程序的编写实现图像采集及处理功能。但该系统成本高，程序的可移植性差，且重构性差。基于FPGA为核心的视频采集装置由于采用了软体核处理器，系统的可移植性增强，同时体积小。但目前研宄的基于FPGA的系统均存储所有的视频图像，所以存在外扩存储容量大、成本高的问题。
技术实现思路
本技术提供了一种基于SOPC的视频采集及检测系统，本技术结构相对简单，系统成本相对低廉，所需存储容量小，详见下文描述。针对现有基于FPGA的视频采集系统存在的存储容量大，成本高的问题，本技术提出一种基于SOPC的视频采集及检测系统，所述系统电路装置包括:FPGA主控制器、FLASH存储模块、SRAM存储模块、SDRAM存储模块、TFT液晶显示器、A/D模块和D/A模块，其特征在于，所述FPGA与所述D/A模块采用并行总线进行通信，所述FPGA为主设备，所述D/A为从设备；所述FPGA与所述A/D模块采用I2C总线进行通信，所述FPGA为主设备，所述A/D为从设备。所述电路装置还包括:CCD摄像头，所述CCD摄像头采集的图像经过A/D模块将模拟图像转换为CCIR656格式的数字图像传输给所述FPGA模块。所述FPGA控制器构建了 SOPC硬件系统，组件包括:N1s processor core、作为boot- rom 的 On-chip memory、FIFO，PLL，SDRAM 控制器与 UART 控制器。所述FPGA还包括对输入的图像数据进行彩色空间转换、目标的检测和滤波等处理。所述D/A芯片型号为ADV7125。所述FPGA 型号为 EP3C25F324C8N。本技术提供的技术方案的有益效果是:CCD摄像头采集的视频图像只有在FPGA检测到有目标时才发出存储信号给FLASH存储器，FLASH存储器再进行图像数据的存储，这样的设计减少了存储器的容量，降低了系统成本，提高了产品的市场竞争力；而且FPGA具有高度的可重构性，非常易于产品的后期扩展及升级，同时，由于采用了软体核处理器，加大了破解工作的难度，可以有效的保护厂家的产权。【附图说明】图1为基于SOPC的视频米集和检测系统的结构不意图。图2为SOPC的CPU设计原理图。【具体实施方式】为使本技术的目的、技术方案和优点更加清楚，下面将结合附图对本技术实施方式作进一步地详细描述。在视频采集和处理系统中，每一帧图像的数据量很大，故应在不丢失重要信息的同时尽可能的减少存储的视频帧数，从而减少扩展存储器的容量。本技术的实现思路是在FPGA检测到视频图像中有目标进入时发送存储信号给FLASH存储器，使其将本帧图像的数据存储在FLASH中，其它情况下的图像数据不进行存储，从而达到降低存储器容量的目的。基于上述的分析，为了降低存储容量，简化结构设计，本技术提供了一种基于SOPC的视频采集和检测系统，参见图1和图2，详见下文描述。该基于SOPC的视频采集和检测系统采用FPGA构建了 SOPC硬件系统，电路装置包括:FPGA主控制器、FLASH存储模块、SRAM存储模块、SDRAM存储模块、TFT液晶显示器、A/D和D/A模块。所述电路装置还包括:CCD摄像头，所述CCD摄像头将采集的图像通过A/D将模拟图像转换为CCIR656格式的数字图像传输给所述FPGA模块。作为具体实施例，请参考图1所示。所述FPGA主控制器构建的SOPC系统添加组件为:N1s processor core、 作为 boot- rom 的 On-chip memory、FIF0，PLL，SDRAM 控制器与UART控制器。所述CCD摄像头采集的信号，经过所述A/D模块转化为数字信号，然后通过FIFO组件读入到所述SDRAM模块进行缓存。图像处理结果通过FIFO组件输出给所述D/A模块，然后转换为视频信号送到所述TFT显示器进行显示。所述FLASH存储模块对整个程序镜像和初始数据进行存储，和所述FPGA主控制器通过三态总线相连。所述SRAM存储模块对缓存的数据或执行的程序进行存储，和所述FPGA主控制器通过三态总线相连。所述SDRAM存储模块对图像进行缓存，通过SDRAM控制器组件和所述FPGA主控制器相连。所述JTAG UART模块通过UART控制器组件和所述FPGA主控制器相连。外部时钟通过PLL组件产生系统所需时钟信号。本技术提供的基于SOPC的视频采集和检测系统，是通过此系统上运行实时图像的预处理、目标检测等，实现了系统的可重构，可扩展，并且系统的实时性好。实际应用中，CXD摄像头采用PAL制式的模拟图像，解码芯片为ADV7181B，它将模拟图像转换为CCIR656格式的数字图像传输给FPGA ；D/A芯片采用ADV7125，它将FPGA输出的数字视频信号转换为模拟的VGA输出信号，送给TFT液晶显示器进行显示。FPGA芯片是 EP3C25F324C8N。作为具体实施例，SOPC系统CPU设计请参见图2。clk50引脚外接50MHZ时钟信号，为系统提供时钟；reSet_n外接拨码开关或按键，输入I时系统复位；1栏中右侧引脚为时钟输出引脚，pll_cl_out输出的时钟给SDRAM提供时钟，连接到所述SDRAM模块时钟输入端；pll_cl_out输出的时钟给VGA提供时钟；2栏引脚连接到所述SRAM模块相应引脚；3栏引脚连接到所述SDRAM模块相应引脚；4栏引脚连接到所述VGA显示模块相应引脚，驱动三个外设正常工作。以上所述仅为本技术的较佳实施例，并不用以限制本技术，凡在本技术的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本技术的保护范围之内。【主权项】1.一种基于SOPC的视频采集及检测系统，所述系统电路装置包括:FPGA主控制器、FLASH存储模块、SRAM存储模块、SDRAM存储模块、TFT液晶显示器、A/D模块和D/A模块，其特征在于，所述FPGA与所述D/A模块采用并行总线进行通信，所述FPGA为主设备，所述D/A为从设备；所述FPGA与所述A/D模块采用I2C总线进行通信，所述FPGA为主设备，所述A/D为从设备；所述系统电路装置还包括:CCD摄像头，所述CCD摄像头采集图像经过A/D模块将模拟图像转换为CCIR656格式的数字图像传输给所述FPGA模块；所述FPGA控制器构建了 SOPC 硬件系统，组件包括:N1s processor core、作为 boot- rom 的 On-chip memory、FIFO，PLL, SDRAM控制器与UART控制器。2.根据权利要求1所述的一种基于SOPC的视频采集及检测系统，其特征在于，所述FPGA还包括对输入的图像进行彩色空间转换、目标检测和滤波等处理。3.根据权利要求1所述的一种基于SOPC的视频采集及检测系统，其特征在于，所述D/A芯片型号为ADV7125。4.根据权利要求1所述的一种基于SOPC的视频采集及检测系统，其特征在于，所述FPGA 型号为 EP3C25F324C8N。【专利摘要】本技术公开了一种本文档来自技高网...
【技术保护点】
一种基于SOPC的视频采集及检测系统，所述系统电路装置包括：FPGA主控制器、FLASH存储模块、SRAM存储模块、SDRAM存储模块、TFT液晶显示器、A/D模块和D/A模块，其特征在于，所述FPGA与所述D/A模块采用并行总线进行通信，所述FPGA为主设备，所述D/A为从设备；所述FPGA与所述A/D模块采用I2C总线进行通信，所述FPGA为主设备，所述A/D为从设备；所述系统电路装置还包括：CCD摄像头，所述CCD摄像头采集图像经过A/D模块将模拟图像转换为CCIR656 格式的数字图像传输给所述FPGA模块；所述FPGA控制器构建了SOPC硬件系统，组件包括：Nios processor core、作为boot‑ rom的On‑chip memory 、FIFO，PLL，SDRAM控制器与UART控制器。
【技术特征摘要】
【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：天津职业技术师范大学，
类型：新型
国别省市：天津;12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。