基于主机与DSP的双向数据交换系统技术方案

本申请公开了基于主机与DSP的双向数据交换系统，系统包括：计数器用于对从主机向DSP输入的脉冲信号进行时钟计数；译码器，用于将计数器传来的脉冲信号译为数据位，并分为有效数据位和无效数据位；时序控制电路用于对译码器传来的无效数据位转化为控制时序指令；转换器用于对数据的格式进行转换；数据锁存器存放从译码器中发送的有效数据位和从转换器传来的与有效数据位相对应的数据进行存储；数据选择装置用于对数据锁存器锁存的有效数据进行组合选择，并发送至DSP中。解决了现有技术无法实现的使主机与DSP之间的双向通信数据交换，且能够降低对主机接口的要求的技术问题。

【技术实现步骤摘要】

本技术涉及通信测试领域，具体的说，是涉及基于主机与DSP的双向数据交换系统。
技术介绍
DSP为高速、实时数字信号处理提供了很好的解决方案，高速的DSP芯片已经广泛的应用于各种领域。但是，当DSP芯片和主机通信时，传统的通信方式已经很难满足高速方便等要求。外观和主机通信需要一种接口来实现。现在技术的常用方法一般会采用主机与DSP的主机接口直接连接的方法，或者通过一块专用芯片主机端用并口连接，DSP段转为UHPI接口，这种方法硬件上连接十分复杂，需要数据线，地址线，控制线，对主机要求比较高。另外，现有技术中，公开了一种采用HPI接口来实现DSP与其他总线或CPU进行通信。HPI接口可以让外部的主处理器直接访问DSP内存映射中的部分内存，而无需DSP干预。通过主机接口还可以完成DSP的程序引导，DSP向主机发出中断信号要求主机响应中断等功能。HPI提供了一个16位宽的并口，使用14位地址，每个地址装一个16位的字。但是HPI不能直接访问其他的外设寄存器，如果主机需要从其他外设获取数据，则必须通过CPU或6个DMA通道中的一个，先将数据设置于DARAM中，反之依然；因而操作麻烦，应用性不强。因此，如何研发一种基于主机与DSP的双向数据交换系统，解决上述问题，便成为亟待解决的技术问题。
技术实现思路
本申请解决的主要问题是提供基于主机与DSP的双向数据交换系统，以解决现有技术无法实现的使主机与DSP之间的双向通信数据交换，且能够降低对主机接口的要求的技术问题。为了解决上述技术问题，本技术公开了一种基于主机与DSP的双向数据交换系统，包括：计数器、译码器、时序控制电路、数据锁存器、数据选择装置和转换器，其中，所述计数器，与所述译码器相耦接，用于对从主机向DSP输入的脉冲信号进行时钟计数；所述译码器，分别与所述计数器、时序控制电路和数据锁存器相耦接，用于将所述计数器传来的脉冲信号译为数据位，并分为有效数据位和无效数据位；所述时序控制电路，与所述计数器1相耦接，用于对所述译码器传来的无效数据位转化为控制时序指令，并对所述控制时序指令进行处理；所述转换器，分别与所述译码器和所述数据锁存器相耦接，用于对数据的格式进行转换；所述数据锁存器，分别与所述译码器、转换器和数据选择装置相耦接，用于存放从所述译码器中发送的有效数据位和从转换器传来的与所述有效数据位相对应的数据进行存储；所述数据选择装置，与所述数据锁存器相耦接，用于对所述数据锁存器锁存的有效数据进行组合选择，并发送至DSP中。进一步地，其中，所述译码器，进一步包括：写译码电路和读译码电路。进一步地，其中，所述译码器，进一步为二进制译码器、代码转换译码器或显示译码器。进一步地，其中，所述转换器，进一步包括：串并转换电路和并串转换电路。进一步地，其中，所述系统还包括：存储器，该存储器用于存储主机与DSP之间所传送的数据和数据位。进一步地，其中，所述转换器，进一步为：串并—并串转换器。进一步地，其中，所述译码器，进一步为：读/写译码器。与现有技术相比，本申请所述的基于主机与DSP的双向数据交换系统及方法，达到了如下效果：(1)本技术所述的基于主机与DSP的双向数据交换系统，包括：计数器、译码器、时序控制电路、数据锁存器、数据选择装置和转换器，整体系统设置简单，且不用再提供系统时钟同步，在传输的过程中一共传输48BIT数据，6个字节，利于主机的控制。(2)本技术所述的基于主机与DSP的双向数据交换系统，不再需要数据线和地址线，容易实现主机与DSP之间的通信，且可以实现双向通信数据的交换，降低了对主机接口的要求。(3)本技术所述的基于主机与DSP的双向数据交换方法，其方法简单，应用性强。附图说明此处所说明的附图用来提供对本技术的进一步理解，构成本实用新型的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：图1是本技术实施例1所述的基于主机与DSP的双向数据交换系统的整体结构图。图2是本技术实施例2所述的基于主机与DSP的双向数据交换方法的流程图。图3是本技术实施例3所述的应用实施例的整体结构图。具体实施方式如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语，故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内，本领域技术人员能够在一定误差范围内解决所述技术问题，基本达到所述技术效果。此外，“耦接”一词在此包含任何直接及间接的电性耦接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表所述第一装置可直接电性耦接于所述第二装置，或通过其他装置或耦接手段间接地电性耦接至所述第二装置。说明书后续描述为实施本申请的较佳实施方式，然所述描述乃以说明本申请的一般原则为目的，并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。以下结合附图对本申请作进一步详细说明，但不作为对本申请的限定。实施例1如图1所示，为本技术所述的一种基于主机与DSP的双向数据交换系统的整体结构图，包括：计数器1、译码器3、时序控制电路4、数据锁存器5、数据选择装置7和转换器2，其中，所述计数器1，与所述译码器3相耦接；用于对从主机向DSP输入的脉冲信号进行时钟计数；所述译码器3，分别与所述计数器1、时序控制电路4和数据锁存器5相耦接；用于将计数器1传来的脉冲信号译为数据位，并分为有效数据位和无效数据位；所述时序控制电路4，与所述计数器1相耦接，用于对所述译码器3传来的无效数据位转化为控制时序指令，并对所述控制时序指令进行处理；所述转换器2，分别与所述译码器3和所述数据锁存器5相耦接，用于对数据格式进行转换；所述数据锁存器5，分别与所述译码器3、转换器2和数据选择装置7相耦接，用于对从译码器3中发送的有效数据位和从转换器2传来的与所述有效数据位相对应的数据进行存储；所述数据选择装置7，与所述数据锁存器5相耦接，用于对所述数据锁存器本文档来自技高网...

【技术保护点】
一种基于主机与DSP的双向数据交换系统，其特征在于，包括：计数器、译码器、时序控制电路、数据锁存器、数据选择装置和转换器，其中，所述计数器，与所述译码器相耦接，用于对从主机向DSP输入的脉冲信号进行时钟计数；所述译码器，分别与所述计数器、时序控制电路和数据锁存器相耦接，用于将所述计数器传来的脉冲信号译为数据位，并分为有效数据位和无效数据位；所述时序控制电路，与所述计数器相耦接，用于对所述译码器传来的无效数据位转化为控制时序指令，并对所述控制时序指令进行处理；所述转换器，分别与所述译码器和所述数据锁存器相耦接，用于对数据的格式进行转换；所述数据锁存器，分别与所述译码器、转换器和数据选择装置相耦接，用于存放从所述译码器中发送的有效数据位和从转换器传来的与所述有效数据位相对应的数据进行存储；所述数据选择装置，与所述数据锁存器相耦接，用于对所述数据锁存器锁存的有效数据进行组合选择，并发送至DSP中。

【技术特征摘要】
1.一种基于主机与DSP的双向数据交换系统，其特征在于，包括：计数器、译码器、时序控制电路、数据锁存器、数据选择装置和转换器，其中，
所述计数器，与所述译码器相耦接，用于对从主机向DSP输入的脉冲信号进行时钟计数；
所述译码器，分别与所述计数器、时序控制电路和数据锁存器相耦接，用于将所述计数器传来的脉冲信号译为数据位，并分为有效数据位和无效数据位；
所述时序控制电路，与所述计数器相耦接，用于对所述译码器传来的无效数据位转化为控制时序指令，并对所述控制时序指令进行处理；
所述转换器，分别与所述译码器和所述数据锁存器相耦接，用于对数据的格式进行转换；
所述数据锁存器，分别与所述译码器、转换器和数据选择装置相耦接，用于存放从所述译码器中发送的有效数据位和从转换器传来的与所述有效数据位相对应的数据进行存储；
所述数据选择装置，与所述数据锁存器相耦接，用于对所述数据锁存器锁存的有效数据进行组合选...

【专利技术属性】
技术研发人员：朱天全，鲍胜青，张亮，
申请(专利权)人：北京奥普维尔科技有限公司，
类型：新型
国别省市：北京;11