【技术实现步骤摘要】
基于数字校准的长距离MIPID-PHY串行链路的偏斜消除
本专利技术涉及通讯链路的校准,尤其是,涉及MIPID-PHY串行链路的偏斜消除。
技术介绍
在移动电话的技术中,移动产业处理器接口(MIPI)D-PHY(物理层)的串行链路,是用于芯片到芯片的内部通讯的移动电话的最盛行和成功的高速串行链路标准。传统的MIPID-PHY链路在低功率下操作,而具有较短的范围,例如,在小于约30厘米的印刷电路板(PCB)踪迹。在传统的MIPID-PHY链路中,前向双数据速率(DDR)的时钟方案被用于简化的和功率有效率的接收器的设计。高速的DDR时钟的传送通常与链路数据具有正交相位的关系。目前典型的实际数据传输速度极限大约是1.0十亿字节/通道(Gbs/lane)。在比移动电话更大的装置中,例如电视机,液晶(LCD)显示器,平板计算机/手持装置,或其他装置,长距离的能力,即,比2.0米长是所希望的。在目前的数据传输速度下,由于时钟的双绞导线和MIPID-PHY串行链路的数据信道的失配,及由于CMOS的失配所引起的发送器(Tx)电路和接收器(Rx)前接收端的相位偏移,可能会发生时钟偏 ...
【技术保护点】
一种行动产业处理器接口MIPI物理层D‑PHY的串行通讯连接装置,其包括:时钟传送电路,用来在该MIPI D‑PHY串行链路的第一通道上传送时钟信号;数据传送电路,用来在该MIPI D‑PHY串行链路的第二通道上传送数据信号;时钟接收电路,用来在该MIPI D‑PHY串行链路的该第一通道上接收该时钟信号;和数据接收电路,用来在该MIPI D‑PHY串行链路的该第二通道上接收该数据信号;其中:该时钟传送电路和该数据传送电路适合于,在校准模式下同相位地传送该时钟信号和该数据信号;和该时钟传送电路和该数据传送电路适合于,在正常操作模式下异相位地传送该时钟信号和该数据信号。
【技术特征摘要】
2014.01.07 US 14/149,4301.一种移动产业处理器接口MIPI物理层D-PHY的串行通讯链路装置,其包括:时钟传送电路,用来在该MIPID-PHY的串行链路的第一信道上传送时钟信号;数据传送电路,用来在该MIPID-PHY的串行链路的第二信道上传送数据信号;时钟接收电路,用来在该MIPID-PHY的串行链路的该第一信道上接收该时钟信号;和数据接收电路,用来在该MIPID-PHY的串行链路的该第二信道上接收该数据信号;其中:该时钟传送电路和该数据传送电路适合于,在校准模式期间同相位地传送该时钟信号和该数据信号;该时钟传送电路和该数据传送电路适合于,在正常操作模式期间异相位地传送该时钟信号和该数据信号;该时钟信号和该数据信号在正常操作模式下,分别在该第一信道和该第二信道上于第一方向上被传送;该时钟信号和该数据信号在校准模式下,分别在该第一信道和该第二信道上于第二方向上被传送;以及该第二方向相反于该第一方向。2.根据权利要求1所述的装置,其中,在正常操作模式下,该时钟信号和该数据信号正交地被传送。3.根据权利要求1所述的装置,其中,在校准模式下,该数据信号包括在预定的校准数据图案中的数据。4.根据权利要求3所述的装置,其中,该预定的校准图案是如此,使得该数据信号的至少一部分包括时段,在所述时段中该数据信号的水平的转变的时间实质上相同于该时钟信号的水平的转变的时间。5.根据权利要求3所述的装置,其中,该预定的校准图案是如此,使得该数据信号的至少一部分包括时段,在所述时段中该数据信号的逻辑水平在多个时钟信号的周期中被保持恒定。6.根据权利要求1所述的装置,进一步包括耦合到该数据接收电路和该时钟接收电路的去偏斜校准电路,该去偏斜校准电路用来在校准模式下接收该数据信号和该时钟信号,并在校准模式下,调整该数据信号和该时钟信号中的至少一个的相位,使得其相位差低于一个阈值。7.根据权利要求6所述的装置,其中,该去偏斜校准电路包括可调的延迟线电路,该可调的延迟线电路用来调整该数据信号和该时钟信号中的至少一个的相位。8.根据权利要求7所述的装置,其中,在正常操作模式下,该可调的延迟线电路将延迟引入该数据信号和该时钟信号中的至少一个,该延迟是在校...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。