一种稳定形计算机开关逻辑控制器制造技术

本实用新型专利技术公开了一种稳定形计算机开关逻辑控制器，一种稳定形计算机开关逻辑控制器，包括逻辑控制电路、DSP控制器、稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间；本实用新型专利技术能够对传统的DSP输出信号进行稳流放大，抗干扰能力强，而且本实用新型专利技术电路结构简单，体积小，安装调整和技术维护都很方便。

【技术实现步骤摘要】

本技术涉及一种计算机
，具体为一种稳定形计算机开关逻辑控制器。
技术介绍
低压大电流的大功率电源在工业生产中广泛应用，过去低电压输出整流管采用肖特基二极管，其正向压降约为0.5V，若通过大电流输出必然产生很大的导通损耗，相比之下功率MOS管的导通电阻很小，在大功率电源中使用同步整流技术可以大大减少输出端的整流损耗，提高电源转换效率；为此中国专利CN203942461U公开了一种用于移相全桥同步整流电路的驱动电路，该驱动电路包括逻辑控制电路和DSP控制器；由DSP控制器产生的两路驱动信号和时钟脉冲信号经过逻辑控制电路后可得到用于驱动同步整流管的同步信号，当两路驱动信号同时为低电平时，逻辑控制电路在时钟脉冲信号的下降沿输出低电平信号，其他情况均输出高电平信号；该电路可使同步整流管导通时刻与理论的导通时刻延迟半个时钟脉冲时间，而关断时刻相同；但是由DSP控制器产生的驱动信号比较弱，经过逻辑控制电路会出现衰减的情况，进而影响整个电路的正常运行，亟待改进。
技术实现思路
本技术的目的在于提供一种稳定形计算机开关逻辑控制器，以解决上述
技术介绍
中提出的问题。为实现上述目的，本技术提供如下技术方案：一种稳定形计算机开关逻辑控制器，包括逻辑控制电路、DSP控制器、稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间；所述的稳流放大电路包括三极管Q2、三极管Q1、电阻R1、电阻R2和电阻R3；DSP控制器信号输出接口通过电阻R1和三极管Q2的基极相连，三极管Q2的发射极和三极管Q1基极连接，三级管Q1的基极和电阻R3的一端连接，三极管Q1的集电极和三极管Q2的基极相连，三极管Q1的集电极和电阻R2的一端相连，电阻R3的另一端和三极管Q2的基极相连形成回路，电阻R2的另一端和三极管Q1的发射极相连并接地，三极管Q2的集电极与逻辑控制电路连接；逻辑控制电路包含一个与门AND1、两个非门NOT1和NOT2、一个或门OR1、一个JK触发器D1；第一驱动信号PWMA通过稳流放大电路放大后和与门AND1的第一输入端、第一非门NOT1的输出端和与门AND1的第二输入端相连，第二驱动信号PWMB经稳流放大电路放大后和非门NOT1输入端相连，第一驱动信号PWMA经放大后还和或门OR1的第一输入端相连，第二驱动信号PWMB经放大后还和或门OR1的第二输入端相连，或门OR1的输出端和第二非门NOT2的输入端相连，与门AND1的输出端和触发器D1的第一输入端J相连，第二非门NOT2的输出端与触发器D1的第二输入端K相连，DSP控制器的时钟脉冲信号输出端与触发器D1的时钟输入端相连。进一步的，所述的DSP控制器采用德州仪器公司TMS320C2000系列DSP。进一步的，所述整流电路的初级侧四个开关管的驱动信号分别由DSP控制器提供，其中第一开关管的驱动信号与第三开关管VT3的驱动信号互补，第二开关管VT2的驱动信号与第四开关管VT4的驱动信号互补。与现有技术相比，本技术当控制器输出高电平时，三极管Q1和Q2都工作在放大区，Q1导通，此时逻辑控制电路正常工作；当信号电压变化时，Q1发射极电压会变化，Q1发射极的电压变化必然引起Q2工作状态的变化；Q2工作状态的变化，又会引起R2上电压的变化，R2上电压的变化又导致Q1工作状态的变化。如此就构成了一个闭环反馈回路，这个反馈回路的结果使得输出的放大控制信号更加稳定，所以本技术能够对传统的DSP输出信号进行稳流放大，抗干扰能力强，而且本技术电路结构简单，体积小，安装调整和技术维护都很方便。附图说明图1为本技术一种稳定形计算机开关逻辑控制器的结构示意图。图2为本技术中纹路放大电路的结构示意图。具体实施方式下面结合具体实施方式对本专利的技术方案作进一步详细地说明。请参阅图1～2，一种稳定形计算机开关逻辑控制器，包括逻辑控制电路、DSP控制器、稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间，用以对DSP控制器产生的驱动信号进行稳态放大；所述的稳流放大电路包括三极管Q2、三极管Q1、电阻R1、电阻R2和电阻R3；DSP控制器信号输出接口通过电阻R1和三极管Q2的基极相连，三极管Q2的发射极和三极管Q1基极连接，三级管Q1的基极和电阻R3的一端连接，三极管Q1的集电极和三极管Q2的基极相连，三极管Q1的集电极和电阻R2的一端相连，电阻R3的另一端和三极管Q2的基极相连形成回路，电阻R2的另一端和三极管Q1的发射极相连并接地，三极管Q2的集电极与逻辑控制电路连接；逻辑控制电路包含一个与门AND1、两个非门NOT1和NOT2、一个或门OR1、一个JK触发器D1；第一驱动信号PWMA通过稳流放大电路放大后和与门AND1的第一输入端、第一非门NOT1的输出端和与门AND1的第二输入端相连，第二驱动信号PWMB经稳流放大电路放大后和非门NOT1输入端相连，第一驱动信号PWMA经放大后还和或门OR1的第一输入端相连，第二驱动信号PWMB经放大后还和或门OR1的第二输入端相连，或门OR1的输出端和第二非门NOT2的输入端相连，与门AND1的输出端和触发器D1的第一输入端J相连，第二非门NOT2的输出端与触发器D1的第二输入端K相连，DSP控制器的时钟脉冲信号输出端与触发器D1的时钟输入端相连。第一驱动信号PWMA和第二驱动信号PWMB具有相同的频率f，并且两者之间具有可调的移相角α。时钟脉冲信号CLK的频率为(2N-1)f/(1+2α)倍，N取能整除1000的任意正整数。当第一驱动信号PWMA以及第二驱动信号PWMB同时为低电平时，驱动信号SQ在下一个时钟信号的下降沿变为低电平，其他情况均为高电平。DSP控制器可采用德州仪器公司TMS320C2000系列DSP(包括C28xx、C24xx、C2xx等)控制器。在本技术中，整流电路初级侧四个开关管(VT1、VT2、VT3、VT4)的驱动信号分别由DSP控本文档来自技高网...

【技术保护点】
一种稳定形计算机开关逻辑控制器，其特征在于，包括逻辑控制电路、DSP控制器、稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间；所述的稳流放大电路包括三极管Q2、三极管Q1、电阻R1、电阻R2和电阻R3；DSP控制器信号输出接口通过电阻R1和三极管Q2的基极相连，三极管Q2的发射极和三极管Q1基极连接，三级管Q1的基极和电阻R3的一端连接，三极管Q1的集电极和三极管Q2的基极相连，三极管Q1的集电极和电阻R2的一端相连，电阻R3的另一端和三极管Q2的基极相连形成回路，电阻R2的另一端和三极管Q1的发射极相连并接地，三极管Q2的集电极与逻辑控制电路连接；逻辑控制电路包含一个与门AND1、两个非门NOT1和NOT2、一个或门OR1、一个JK触发器D1；第一驱动信号PWMA通过稳流放大电路放大后和与门AND1的第一输入端、第一非门NOT1的输出端和与门AND1的第二输入端相连，第二驱动信号PWMB经稳流放大电路放大后和非门NOT1输入端相连，第一驱动信号PWMA经放大后还和或门OR1的第一输入端相连，第二驱动信号PWMB经放大后还和或门OR1的第二输入端相连，或门OR1的输出端和第二非门NOT2的输入端相连，与门AND1的输出端和触发器D1的第一输入端J相连，第二非门NOT2的输出端与触发器D1的第二输入端K相连，DSP控制器的时钟脉冲信号输出端与触发器D1的时钟输入端相连。...

【技术特征摘要】
1.一种稳定形计算机开关逻辑控制器，其特征在于，包括逻辑控制电路、DSP控制器、
稳流放大电路和整流电路，所述DSP控制器产生用于移相全桥同步整流电路中初级侧一组
斜对角开关管的第一驱动信号以及第二驱动信号和用于逻辑控制电路的时钟脉冲信号，所
述的逻辑控制电路输出用于驱动移相全桥同步整流电路中次级侧同步整流管的驱动信号；
所述的稳流放大电路连接在DSP控制器和逻辑控制电路之间；所述的稳流放大电路包括三
极管Q2、三极管Q1、电阻R1、电阻R2和电阻R3；DSP控制器信号输出接口通过电阻R1
和三极管Q2的基极相连，三极管Q2的发射极和三极管Q1基极连接，三级管Q1的基极和
电阻R3的一端连接，三极管Q1的集电极和三极管Q2的基极相连，三极管Q1的集电极和
电阻R2的一端相连，电阻R3的另一端和三极管Q2的基极相连形成回路，电阻R2的另一
端和三极管Q1的发射极相连并接地，三极管Q2的集电极与逻辑控制电路连接；逻辑控制
电路包含一个与门AND1、两个非门NOT1和NOT2、一个或门OR1、一个JK触发器D1；第
一驱动信号PW...

【专利技术属性】
技术研发人员：林勇，
申请(专利权)人：陕西理工学院，
类型：新型
国别省市：陕西;61