像素电路及其驱动方法、显示装置制造方法及图纸

本发明专利技术提供一种像素电路及其驱动方法和一种显示装置，所述像素电路包括：驱动晶体管、发光器件、存储电容和选通模块，存储电容的第一端与驱动晶体管的栅极相连，存储电容的第二端与驱动晶体管的第一极相连，像素电路还包括补偿模块和开关模块，补偿模块包括：复位子模块，复位子模块的输出端与驱动晶体管的第二极相连，用于在复位阶段向驱动晶体管的第一极充电，以将驱动晶体管的阈值电压存储在存储电容内；分压子模块，分压子模块的第一端与所述驱动晶体管的第一极相连，所述分压子模块的第二端与高电平输入端相连，以使得所述分压子模块与所述存储电容并联。本发明专利技术能够减小阈值电压和电源内阻压降对显示均匀性的影响，改善显示效果。

【技术实现步骤摘要】
像素电路及其驱动方法、显示装置
本专利技术涉及显示
，具体涉及一种像素电路、该像素电路的驱动方法以及包括所述像素电路的显示装置。
技术介绍
有机发光(OrganicLightEmittingDiode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点越来越多地被应用于高性能显示领域中。在OLED器件发光时，所有像素的驱动电流时由背板电源提供，而由于背板电源线存在一定电阻，因此，靠近电源供电位置区域的电源电压比远离供电位置区域的电源电压要高，这种现象被称为电源内阻压降(IRdrop)，随着OLED显示器的尺寸增大，电源内阻压降现象越明显。另外，每个像素电路中都集成了一组薄膜晶体管和存储电容，通过OLED的电流不仅会受数据电压的控制，还会受到薄膜晶体管TFT阈值电压的影响。由于多个像素电路中的薄膜晶体管不可能具备完全一致的性能，导致不同像素电路中的薄膜晶体管的阈值电压存在差异，从而使得通过OLED的电流也会存在差异，进而影响整个显示屏显示亮度的均匀性。
技术实现思路
本专利技术的目的在于提供一种像素电路及其驱动方法、一种显示装置，以减小阈值电压和电源内阻压降对显示均匀性的影响。为了实现上述目的，本专利技术提供一种像素电路，包括：驱动晶体管、发光器件、存储电容和选通模块，所述选通模块连接在数据线和所述驱动晶体管的栅极之间，所述存储电容的第一端与所述驱动晶体管的栅极相连，所述存储电容的第二端与所述驱动晶体管的第一极相连，所述像素电路还包括补偿模块和开关模块，所述补偿模块包括：复位子模块，所述复位子模块的输出端与所述驱动晶体管的第二极相连，用于在复位阶段向所述驱动晶体管的第一极充电，以将所述驱动晶体管的阈值电压存储在所述存储电容内；分压子模块，所述分压子模块的第一端与所述驱动晶体管的第一极相连，所述分压子模块的第二端与高电平输入端相连；所述开关模块与所述高电平输入端、所述驱动晶体管分别相连，用于在发光阶段使得所述高电平输入端与所述驱动晶体管的第一极导通；所述开关模块还与所述发光器件相连，在发光阶段使得所述驱动晶体管的第二极与所述发光器件的阳极导通。优选地，所述复位子模块包括第一晶体管、复位控制端和参考电压端，所述第一晶体管的栅极与所述复位控制端相连，所述第一晶体管的第一极与所述参考电压端相连，所述第一晶体管的第二极与所述驱动晶体管的第二极相连。优选地，所述参考电压端与所述选通模块的输出端相连。优选地，所述分压子模块包括分压电容，所述分压电容的第一端形成为所述分压子模块的第一端，所述分压电容的第二端形成为所述分压子模块的第二端。优选地，所述开关模块包括第二晶体管和发光控制信号端，所述第二晶体管的栅极与所述发光控制信号端相连，所述第二晶体管的第一极与高电平输入端相连，所述第二晶体管的第二极与所述驱动晶体管的第一极相连。优选地，所述开关模块包括第二晶体管、第三晶体管和发光控制信号线，所述第二晶体管的栅极与所述发光控制信号端相连，所述第二晶体管的第一极与高电平输入端相连，所述第二晶体管的第二极与所述驱动晶体管的第一极相连；所述第三晶体管的栅极与所述发光控制信号端相连，所述第三晶体管的第一极与所述驱动晶体管的第二极相连，所述第三晶体管的第二极与所述发光器件相连。优选地，所述选通模块包括第四晶体管，所述第四晶体管的栅极与扫描线相连，所述第四晶体管的第一极与数据线相连，所述第四晶体管的第二极与所述驱动晶体管的栅极相连。相应地，本专利技术还提供一种像素电路的驱动方法，所述像素电路为本专利技术提供的上述像素电路，所述驱动方法包括：复位阶段，向所述驱动晶体管的栅极提供高电平的数据电压信号，所述复位子模块向所述驱动晶体管的第一极充电，以将所述驱动晶体管的阈值电压存储在所述存储电容内；补偿阶段，向所述驱动晶体管的栅极提供低电平的预设电压信号，以将所述高电平的数据电压信号和所述阈值电压共同存储至所述存储电容中；发光阶段，将所述选通模块关断，并通过所述开关模块将高电平输入端和所述驱动晶体管的第一极导通，以使所述发光器件发光。优选地，所述复位子模块包括第一晶体管、复位控制端和参考电压端，所述分压子模块包括分压电容，所述开关模块包括发光控制信号端、第二晶体管和第三晶体管，所述选通模块包括第四晶体管；在复位阶段，向所述复位控制端和扫描线均提供开启信号，向数据线提供高电平的数据电压信号，所述参考电压端向所述驱动晶体管的第一极充电；在补偿阶段，向所述复位控制端提供关断信号，向所述扫描线提供开启信号，向数据线提供低电平的预设电压信号；在发光阶段，向所述扫描线提供关断信号，向所述发光控制信号端提供开启信号。相应地，本专利技术还提供一种显示装置，所述显示装置包括本专利技术提供的上述像素电路。在本专利技术中，存储电容在发光阶段之前可以对驱动晶体管的阈值电压以及数据线提供的数据电压信号信息存储，且由于存储电容的自举作用，使得驱动晶体管的栅源电压在补偿阶段和发光阶段相同，因此，提供给发光器件的驱动电流的大小与阈值电压和高电平输入端提供的电压无关，减小了阈值电压和电源内阻压降对显示均匀性的影响，从而改善了显示装置的显示效果。附图说明附图是用来提供对本专利技术的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本专利技术，但并不构成对本专利技术的限制。在附图中：图1是本专利技术的实施方式中像素电路的模块结构示意图；图2是本专利技术的第一种实施方式中像素电路的详细结构示意图；图3是本专利技术的第二种实施方式中像素电路的详细结构示意图；图4是本专利技术的实施方式中像素电路的信号端的驱动时序图。其中，附图标记为：10、发光器件；20、选通模块；30、补偿模块；31、复位子模块；32、分压子模块；40、开关模块；T1、第一晶体管；T2、第二晶体管；T3、第三晶体管；T4、第四晶体管；DTFT、驱动晶体管；C1、存储电容；C2、分压电容；VDD、高电平输入端；VSS、低电平输入端；GATE、扫描线；DATA、数据线；RESET、复位控制端；EM、发光控制信号端；SUS、参考电压端。具体实施方式以下结合附图对本专利技术的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本专利技术，并不用于限制本专利技术。作为本专利技术的一方面，提供一种像素电路，如图1所示，包括：驱动晶体管DTFT、发光器件10、存储电容C1和选通模块20；选通模块20连接在数据线DATA和驱动晶体管DTFT的栅极(即图1中所示的Cst节点)之间，存储电容C1的第一端与驱动晶体管DTFT的栅极相连，存储电容C1的第二端与驱动晶体管DTFT的第一极(即图1中所示的S节点)相连，所述像素电路还包括补偿模块30和开关模块40，补偿模块30包括：复位子模块31，复位子模块31的输出端与驱动晶体管DTFT的第二极(即图1中所示的D节点)相连，用于在复位阶段向驱动晶体管DTFT的第一极充电，以将驱动晶体管DTFT的阈值电压Vth存储在存储电容C1内；分压子模块32，分压子模块32的第一端与驱动晶体管DTFT的第一极相连，分压子模块32的第二端与高电平输入端VDD相连，以使得分压子模块32与存储电容C1并联；开关模块40与高电平输入端VDD、驱动晶体管DTFT分别相连，用于在发光阶段使得本文档来自技高网...

【技术保护点】
一种像素电路，包括：驱动晶体管、发光器件、存储电容和选通模块，所述选通模块连接在数据线和所述驱动晶体管的栅极之间，其特征在于，所述存储电容的第一端与所述驱动晶体管的栅极相连，所述存储电容的第二端与所述驱动晶体管的第一极相连，所述像素电路还包括补偿模块和开关模块，所述补偿模块包括：复位子模块，所述复位子模块的输出端与所述驱动晶体管的第二极相连，用于在复位阶段向所述驱动晶体管的第一极充电，以将所述驱动晶体管的阈值电压存储在所述存储电容内；分压子模块，所述分压子模块的第一端与所述驱动晶体管的第一极相连，所述分压子模块的第二端与高电平输入端相连，以使得所述分压子模块与所述存储电容并联；所述开关模块与所述高电平输入端、所述驱动晶体管分别相连，用于在发光阶段使得所述高电平输入端与所述驱动晶体管的第一极导通。

【技术特征摘要】
1.一种像素电路，包括：驱动晶体管、发光器件、存储电容和选通模块，所述选通模块连接在数据线和所述驱动晶体管的栅极之间，其特征在于，所述存储电容的第一端与所述驱动晶体管的栅极相连，所述存储电容的第二端与所述驱动晶体管的第一极相连，所述像素电路还包括补偿模块和开关模块，所述补偿模块包括：复位子模块，所述复位子模块的输出端与所述驱动晶体管的第二极相连，用于在复位阶段向所述驱动晶体管的第一极充电，以将所述驱动晶体管的阈值电压存储在所述存储电容内；分压子模块，所述分压子模块的第一端与所述驱动晶体管的第一极相连，所述分压子模块的第二端与高电平输入端相连；所述开关模块与所述高电平输入端、所述驱动晶体管分别相连，用于在发光阶段使得所述高电平输入端与所述驱动晶体管的第一极导通；所述开关模块还与所述发光器件相连，在发光阶段使得所述驱动晶体管的第二极与所述发光器件的阳极导通。2.根据权利要求1所述的像素电路，其特征在于，所述复位子模块包括第一晶体管、复位控制端和参考电压端，所述第一晶体管的栅极与所述复位控制端相连，所述第一晶体管的第一极与所述参考电压端相连，所述第一晶体管的第二极与所述驱动晶体管的第二极相连。3.根据权利要求2所述的像素电路，其特征在于，所述参考电压端与所述选通模块的输出端相连。4.根据权利要求1至3中任意一项所述的像素电路，其特征在于，所述分压子模块包括分压电容，所述分压电容的第一端形成为所述分压子模块的第一端，所述分压电容的第二端形成为所述分压子模块的第二端。5.根据权利要求1至3中任意一项所述的像素电路，其特征在于，所述开关模块包括第二晶体管和发光控制信号端，所述第二晶体管的栅极与所述发光控制信号端相连，所述第二晶体管的第一极与高电平输入端相连，所述第二晶体管的第二极与所述驱动晶体管的第一极相连。6.根据权利要求1所述的像素电路，其特征在于，所述开关模块包括第二晶体管、第三晶...

【专利技术属性】
技术研发人员：李云飞，
申请(专利权)人：京东方科技集团股份有限公司，
类型：发明
国别省市：北京;11