数据储存装置以及快闪存储器控制方法制造方法及图纸

本发明专利技术提供一种具有复电设计的数据储存装置以及快闪存储器控制方法。微控制器是设置来配置一快闪存储器自所具有的多个区块供应一第一区块，作为一数据接收区块接收写入数据。在打断该第一区块上的写入操作的一非预期掉电事件所对应的一复电程序中，微控制器配置该快闪存储器自该多个区块供应一第二区块作该第一区块的完整数据修复，以取代该第一区块作为上述数据接收区块。

【技术实现步骤摘要】
数据储存装置以及快闪存储器控制方法
本专利技术是有关于快闪存储器(flashmemory)实现的数据储存装置以及快闪存储器控制方法。
技术介绍
现今数据储存装置常以快闪存储器(flashmemory)为储存媒体。例如，快闪存储器常用作存储卡(memorycard)、通用序列总线闪存装置(USBflashdevice)、固态硬盘(SSD)…等产品。另外有一种应用是采多芯片封装、将一与非门型快闪存储器与其控制芯片包装在同一封装中─称为嵌入式快闪存储器模块(如eMMC)。快闪存储器的实体空间通常包括多个区块(blocks)。各区块包括多个物理页(pages)。针对快闪存储器而设计的抹除操作须以区块为抹除单位，一次释放一区块的储存空间。数据更新时，新数据系写入闲置空间，而非对旧数据作覆写。快闪存储器的管理远较其他传统储存媒体复杂，特别是非预期掉电事件的因应方式。非预期掉电事件可能损坏快闪存储器的接收写入数据用的数据接收区块。此外，为了方便管理快闪存储器，各区块的物理-逻辑地址映射信息是以一挥发性存储器(如，静态随机存取存储器SRAM)动态收集。动态以非挥发性存储器收集的物理－逻辑地址映射信息需上传至快闪存储器作非挥发性储存。上传映射信息的方式与时间点须妥善设计。
技术实现思路
根据本案一种实施方式所实现的数据储存装置包括一快闪存储器以及一控制单元。该快闪存储器系划分为多个区块。各区块包括多个物理页。该控制单元耦接该快闪存储器至一主机，且具有一微控制器。该微控制器系设置来配置该快闪存储器自所具有的这些区块供应一第一区块，作为数据接收区块，以接收写入数据。此外，在打断该第一区块的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来配置该快闪存储器以所具有的这些区块提供一第二区块，作该第一区块的完整数据修复，以取代该第一区块作为上述数据接收区块。在一种实施方式中，该控制单元更包括一随机存取存储器。该微控制器系设置来在该随机存取存储器建立一物理－逻辑地址映射表，记录该快闪存储器的这些区块中的一表格待更新区块的物理地址所对应的逻辑地址。该微控制器系设置来在结束该表格待更新区块的写入时配置该快闪存储器提供该第一区块作为上述数据接收区块。该微控制器系设置来在该数据接收区块的多个写入操作之间间隙，根据该物理－逻辑地址映射表更新一逻辑－物理地址映射表。该逻辑－物理地址映射表系建立于该快闪存储器。在一种实施方式中，该微控制器系设置来在该表格待更新区块写满时配置该快闪存储器供应该第一区块作为上述数据接收区块。在另一种实施方式中，该微控制器系设置来在打断该表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中配置该第一区块作为上述数据接收区块。根据本案另外一种实施方式所实现的一快闪存储器控制方法包括以下步骤：配置一快闪存储器自所具有的多个区块供应一第一区块，作为一数据接收区块，以接收写入数据；以及，在打断该第一区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器自这些区块供应一第二区块，作该第一区块的完整数据修复，以取代该第一区块作为上述数据接收区块。在一种实施方式中，该快闪存储器控制方法更包括以下步骤：在一随机存取存储器建立一物理－逻辑地址映射表，记录该快闪存储器的这些区块中的一表格待更新区块的物理地址所对应的逻辑地址；在结束该表格待更新区块的写入时，配置该快闪存储器供应该第一区块作上述数据接收区块；并且，在该数据接收区块的多个写入操作之间间隙，根据该物理－逻辑地址映射表更新一逻辑－物理地址映射表。该逻辑－物理地址映射表系供应于该快闪存储器中。在本案一种实施方式中，该快闪存储器系在上述表格待更新区块写满时配置估应上述第一区块，作为上述数据接收区块。另外一种实施方式系在打断该表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器供应上述第一区块，作为上述数据接收区块。下文特举实施例，并配合所附图示，详细说明本
技术实现思路
。附图说明图1图解一快闪存储器100的储存空间规划；图2根据本案一种实施方式图解即时(run-time)且逐片段(partially)完成的F2H_TOB→H2F表格更新，所示技术涉及一表格待更新区块TOB；图3为方块图，根据本案一种实施方式图解一数据储存装置300；图4为流程图，图解打断区块314_1的写入操作的一非预期掉电事件所对应的一复电程序(SPOR)；且图5是以图示方式显示非预期掉电事件反复发生时，数据接收区块的完整数据修复亦是反复执行。【附图标记说明】100～快闪存储器；102～物理页；104、106、108以及110～区段；200～区块；202…208～F2H_TOB信息；210…216～空间；300～数据储存装置；302～主机；304～快闪存储器；306～控制单元；308～系统内程序区块；310～系统信息区块；312～闲置区块；314_1、314_2～区块；316～数据集合；320～微控制器；322～随机存取存储器；324～只读存储器；BLK4、BLK2…BLKN～区块；F2H_TOB～区块TOB的物理-逻辑地址映射表；H2F～物理-逻辑地址映射表；Hm(LBAk0～LBAk0+7)、Hm+1(LBAk1～LBAk1+7)、Hm+2(LBAk2～LBAk2+7)、Hm+3(LBAk3～LBAk3+7)～主机页；S402…S410～步骤；SPO、SPO‘～非预期掉电事件；SPOR、SPOR‘～完整数据修复；TOB～表格待更新区块。具体实施方式以下叙述列举本专利技术的多种实施例。以下叙述介绍本专利技术的基本概念，且并非意图限制本
技术实现思路
。实际专利技术范围应依照权利要求书界定的。图1图解一快闪存储器100的储存空间规划。快闪存储器100所供应的储存空间系划分为多个区块(blocks)BLK1、BLK2…BLKN…等。各区块包括多个物理页(pages)。各物理页包括多个区段(sectors)。例如，区块BLKN上的物理页102包括四个区段104、106、108以及110。若各区段系配置储存一主机页的使用者数据(对应一串逻辑地址，如LBAk～LBAk+7)，各物理页系配置给四个主机页使用。例如，区段104、106、108以及110系分别对应主机页Hm(即，LBAk0～LBAk0+7)、Hm+1(即，LBAk1～LBAk1+7)、Hm+2(即，LBAk2～LBAk2+7)、Hm+3(即，LBAk3～LBAk3+7)。若一区块包括128个物理页，则系有128x4个主机页对应一区块的128x4个区段。针对各区块，如此128x4个区段以及128x4个主机页之间的映射信息需记录下来，供管理储存空间使用。即时更新如此大量的映射信息相当不易。图2根据本案一种实施方式图解即时(run-time)且逐片段(partially)完成的F2H_TOB→H2F表格更新，所示技术涉及一表格待更新区块TOB。表格待更新区块TOB稍早系配置来接收写入数据。该表格待更新区块TOB的物理-逻辑地址映射表F2H_TOB系动态更新于一随机存取存储器。前数据接收区块(即该表格待更新区块TOB)结束写入时，另一闲置区块200系配置来作为新的数据接收区块。在新的数据接收区块200的多个写入操作之间间本文档来自技高网...

【技术保护点】
一种数据储存装置，包括：一快闪存储器，划分为多个区块，且上述区块各自包括多个物理页；以及一控制单元，耦接该快闪存储器至一主机，且包括一微控制器；其中：该微控制器系设置来配置该快闪存储器自该多个区块中供应一第一区块作为一数据接收区块，以接收写入数据；且在打断该第一区块上的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来配置该快闪存储器自该多个区块中供应一第二区块作该第一区块的完整数据修复，并取代该第一区块作为上述数据接收区块。

【技术特征摘要】
2013.12.26 US 61/920,830;2014.11.06 US 14/534,5351.一种数据储存装置，包括：一快闪存储器，划分为多个区块，且上述区块各自包括多个物理页；以及一控制单元，耦接该快闪存储器至一主机，且包括一微控制器；其中：该微控制器系设置来配置该快闪存储器自该多个区块中供应一第一区块作为一数据接收区块，以接收写入数据；且在打断该第一区块上的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来配置该快闪存储器自该多个区块中供应一第二区块作该第一区块的完整数据修复，并取代该第一区块作为上述数据接收区块。2.如权利要求1所述的数据储存装置，其特征在于：该微控制器系设置在结束写入数据至该快闪存储器的该多个区块间的一表格待更新区块时，配置该快闪存储器供应该第一区块作为上述数据接收区块。3.如权利要求2所述的数据储存装置，其特征在于：该控制单元更包括一随机存取存储器；该微控制器系设置来在该随机存取存储器建立一物理-逻辑地址映射表，记录该表格待更新区块的物理地址所对应的逻辑地址；该微控制器系设置来在该表格待更新区块写满时，配置该快闪存储器供应该第一区块作为上述数据接收区块；该微控制器系设置来在该数据接收区块的多个写入操作之间间隙，根据该物理-逻辑地址映射表更新一逻辑-物理地址映射表；且该逻辑-物理地址映射表系供应在该快闪存储器上。4.如权利要求3所述的数据储存装置，其特征在于：该微控制器系在该数据接收区块上一第一写入操作以及一第二写入操作之间根据该物理-逻辑地址映射表仅部分内容更新该逻辑-物理地址映射表。5.如权利要求3所述的数据储存装置，其特征在于：在打断该第一区块的写入操作的该非预期掉电事件所对应的该复电程序中，该微控制器系基于该表格待更新区块内所储存的物理-逻辑地址映射信息修复该物理-逻辑地址映射表。6.如权利要求2所述的数据储存装置，其特征在于：该控制单元更包括一随机存取存储器；该微控制器系设置来在该随机存取存储器建立一物理-逻辑地址映射表，记录该表格待更新区块的物理地址所对应的逻辑地址；该微控制器系设置来在打断该表格待更新区块的写入操作的一非预期掉电事件所对应的一复电程序中，配置该快闪存储器供应该第一区块作为上述数据接收区块；在打断该表格待更新区块的写入操作的该非预期掉电事件所对应的该复电程序中，该微控制器系设置来修复该物理-逻辑地址映射表；且在该数据接收区块的多个写入操作之间间隙，该微控制器系设置来根据修复的该物理-逻辑地址映射表更新一逻辑-物理地址映射表；且该逻辑-物理地址映射表系供应在该快闪存储器上。7.如权利要求6所述的数据储存装置，其特征在于：在该数据接收区块上的一第一写入操作以及一第二写入操作之间，该微控制器系基于修复的该物理-逻辑地址映射表的仅部分内容更新该逻辑-物理地址映射表。8.如权利要求6所述的数据储存装置，其特征在于：在打断该第一区块的写入操作的该非预期掉电事件所对应的该复电程序中，该微控制器系基于该表格待更新区块内所储存的物理-逻辑地址映射信息修复该物理-逻辑地址映射表。9.如权利要求1所述的数据储存装置，其特征在于：在打断该第二区块的写入操作的一非预期掉电事件所对应的一复电程序中，该微控制器系设置来标示该第二区块无效...

【专利技术属性】
技术研发人员：林建成，梁嘉旗，黄昌杰，李介豪，
申请(专利权)人：慧荣科技股份有限公司，
类型：发明
国别省市：中国台湾;71