D类功率放大器制造技术

本发明专利技术涉及一种D类功率放大器，包括ΣΔ调制器、开关逻辑电路、全桥输出功率管电路和输出共模电压校正电路；输出共模电压校正电路包括两个电阻串联构成而用于提取差分信号中的共模信号的电压提取电路、共模校正积分器、比较器；电压提取电路的两端分别与两路差分信号相连接，电压提取电路中两个电阻的共同端与共模校正积分器的正输入端相连接，共模校正积分器的负输入端输入有预设的参考电平信号，共模校正积分器的输出端与比较器的输入端相连接，比较器的输出端与开关逻辑电路相连接。本发明专利技术有效解决了信噪比恶化问题，电路结构简洁、便于单片集成，功耗较小，且具有高效率的特点。

【技术实现步骤摘要】

本专利技术设及一种D类功率放大器，具体地说，设及一种采用输出共模电压校正电 路的D类功率放大器。
技术介绍
近年来，随着数字技术的发展，大部分的音频格式W及整个音频链路都采取全数 字化的方式。在诸如CD，Mp3播放器，智能电话，平板电脑，互联网等领域，音乐和语音信号 都是W数字方式传输和存储的。数字信号驱动扬声器的传统方法包括两步，首先将其转换 成模拟信号，然后将其功率放大到合适的量级。该些操作是通过高性能的数模转换器值AC) 级联AB类音频放大器的方法来实现的。然而，通常而言，AB类放大器的功率效率比较低， 该会影响系统的电池寿命并且增加热耗散。因此，近年来许多研究转向了开关放大器的领 域，因为它们具有更高的效率。 D类功率放大器通过采用脉冲宽度调制（PWM)或者脉冲密度调制（PDM)把输入的 模拟信号调制成控制输出功率管的开关信号，可W实现很高的效率。并且，输入模拟信号的 D类功率放大器可W对DAC滤波输出的信号进行处理，通过引入模拟负反馈环路，抑制了输 出开关功率管的失真，同时可W抑制电源电压的噪声。通常而言，相比PWM方式，PDM方式 可W获得更高的性噪失真比，更低的总谐波失真，是近年来研究的热点。 相比双电平开关（"+r'，"-r'），s电平开关（由于其具有更高 的功率效率，近年来受到业界越来越多的关注。然而，传统的=电平开关面临输出共模电压 变化的问题；当输出为"0"状态时，全桥输出功率管的两个差分输出将被同时拉到地（VSS) 或者电源电压（VDD)上，此时的输出共模电压为VSS或者VDD;而当输出为"+1"或"-1"状 态时，全桥输出功率管的两个差分输出一个被拉到VDD，一个被拉到VSS，此时的输出共模 电压为（V孤+VSS)*0. 5。输出共模电压的波动会由于电路中有限的共模-差模转换增益引 起的信噪比恶化，影响D类放大器的性能。目前解决上述问题的主要方法参见W下文献： A.Matamura,N.Nishimura,andB.-Y.Liu,"Filterlessmulti-Level delta-sigmaclass-Damplifierforportableapplications, "inProc.IEEEInt. Symp.CircuitsandSystems,May2009,pp.1177 - 1180. JinhoNoh,,DongjunLee,,Jun-GiJo,"AClass-DAmplifierWithPulse CodeModulated(PCM)DigitalI吨utforDigitalHearingAid"JSSC,VOL.48,NO.2,Feb 2013,pp465-472 文献山输出共模电压V孤和VSS交替导通的方式来平均输出共模电压，只能保 证长期的平均共模电压为（V孤+VSS)*0. 5。文献采用了稳定输出共模电压的电容，来保 证共模电压始终为（V孤+VSS)*0. 5,但是电容的面积很大，不便于单片集成。[000引因此，如何采用代价最小，最有效的方法来控制输出共模电压的波动，避免其引起 性能的恶化，是目前业界尚未解决的问题。
技术实现思路
本专利技术的目的是提供一种能够有效控制输出共模电压波动，避免信噪比恶化问 题，且便于集成、效率较高的D类功率放大器。 为达到上述目的，本专利技术采用的技术方案是： 一种D类功率放大器，包括 2A调制器，所述的2A调制器输入外部模拟输入差分信号并调制后输出第一 数字码信号； 开关逻辑电路，所述的开关逻辑电路输入所述的第一数字码信号并转换后输出第 二数字码信号； 全桥输出功率管电路，所述的全桥输出功率管电路输入所述的第二数字码信号并 在其控制下输出两路差分信号； 两路所述的差分信号也反馈输入所述的2A调制器； 所述的D类功率放大器还包括根据所述的差分信号产生共模选择信号的输出共 模电压校正电路； 所述的输出共模电压校正电路包括两个电阻串联构成而用于提取所述的差分信 号中的共模信号的电压提取电路、共模校正积分器、比较器；所述的电压提取电路的两端分 别与两路所述的差分信号相连接，所述的电压提取电路中两个电阻的共同端与所述的共模 校正积分器的正输入端相连接，所述的共模校正积分器的负输入端输入有预设的参考电平 信号，所述的共模校正积分器的输出端与所述的比较器的输入端相连接，所述的比较器的 输出端与所述的开关逻辑电路相连接。 所述的共模信号、所述的参考电平信号分别通过由两相不交叠时钟时序控制的第 一采样电容而输入所述的共模校正积分器； 所述的共模校正积分器与所述的比较器之间设置有由两相不交叠时钟时序控制 的第二采样电容。 所述的第一数字码信号为2位数字码信号，所述的第二数字码信号为4位数字码 信号。 所述的D类功率放大器具有由所述的两相不交叠时钟时序控制的第一工作阶段 和第二工作阶段； 在所述的第一工作阶段时，所述的第一采样电容通过所述的电阻提取所述的共模 信号与所述的参考电平信号的差值，所述的比较器的输入置位并输出保持； 在所述的第二工作阶段时，所述的差值被所述的共模校正积分器所积分形成积分 信号并输出，所述的比较器将所述的积分信号进行量化，并根据量化结果产生所述的共模 选择信号输出； 所述的开关逻辑电路根据所述的第一数字码信号和所述的共模选择信号的共同 控制产生所述的第二数字码信号。 当所述的共模校正积分器的输出的积分信号大于0时，所述的共模选择信号设置 为逻辑1;当所述的共模校正积分器的输出小于0时，所述的共模选择信号设置为逻辑0。 所述的共模校正积分器所需的两相不交叠时钟与所述的2A调制器中所使用的 时钟复用。 所述的全桥输出功率管电路的输出端经过由电感、电容和负载构成的低通滤波器 后连接其所驱动的装置。[002引 由于上述技术方案运用，本专利技术与现有技术相比具有下列优点；本专利技术通过采用 共模校正积分器（CMCI)，比较器（COM巧而输出共模选择信号，与2A调制器共同作用选择 输出共模信号，构成了一阶的噪声整形环路，使得全桥输出功率管电路输出的共模电压的 平均值设置在参考电平VREF，并且把输出共模电压的波动引入的噪声推到音频信号带宽之 夕F的高频，有效地解决了由电路中有限的共模-差模转换增益引起的信噪比恶化问题。同 时，其电路结构简洁、便于单片集成，功耗较小，且具有高效率的特点。【附图说明】 附图1为本专利技术的D类功率放大器的结构示意图。 附图2为本专利技术的D类功率放大器中输出共模电压校正电路的结构示意图。 附图3为本专利技术的D类功率放大器中输出共模电压校正电路的工作时序图。 附图4为未经过输出共模电压校正和经过输出共模电压校正后输出共模电压的 频谱对比示意图。【具体实施方式】 下面结合附图所示的实施例对本专利技术作进一步描述。 实施例一：参见附图1所示。一种D类功率放大器，包括SA调制器SDM、开关逻辑 电路化、全桥输出功率管电路P0化及输出共模电压校正电路CMC。其中，2A调制器SDM、 开关逻辑电路化、全桥输出功率管电路P0与常规的D类功率放大器的结构类似。2A调制 器SDM具有四个输入端，分别为IP、IN、FBN和FBP。其中的两个输入端IP、IN分别与外部 模拟输入差分信号的正负极相连接，从而将外部模拟输入本文档来自技高网...

【技术保护点】
一种D类功率放大器，包括ΣΔ调制器，所述的ΣΔ调制器输入外部模拟输入差分信号并调制后输出第一数字码信号；开关逻辑电路，所述的开关逻辑电路输入所述的第一数字码信号并转换后输出第二数字码信号；全桥输出功率管电路，所述的全桥输出功率管电路输入所述的第二数字码信号并在其控制下输出两路差分信号；两路所述的差分信号也反馈输入所述的ΣΔ调制器；其特征在于：所述的D类功率放大器还包括根据所述的差分信号产生共模选择信号的输出共模电压校正电路；所述的输出共模电压校正电路包括两个电阻串联构成而用于提取所述的差分信号中的共模信号的电压提取电路、共模校正积分器、比较器；所述的电压提取电路的两端分别与两路所述的差分信号相连接，所述的电压提取电路中两个电阻的共同端与所述的共模校正积分器的正输入端相连接，所述的共模校正积分器的负输入端输入有预设的参考电平信号，所述的共模校正积分器的输出端与所述的比较器的输入端相连接，所述的比较器的输出端与所述的开关逻辑电路相连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：陈铭易，边程浩，曹晓东，崔秀伶，马登永，石寅，
申请(专利权)人：灵芯微电子科技苏州有限公司，
类型：发明
国别省市：江苏;32