RFID读写器BPSK接收机制造技术
【技术实现步骤摘要】
RFID读写器BPSK接收机
本专利技术涉及RFID(射频识别)领域，特别是涉及一种使用二比特ADC(模拟数字转换器)解调的13.56MHzRFID读写器BPSK(二相相移键控)接收机。
技术介绍
RFID技术是一种使用电磁场耦合来自动识别人或者事物的非接触技术。它与传统的接触式IC(集成电路)卡相比，不需要接触触点，更加可靠。RFID系统一般由二部分组成，读写器和标签。RFID系统中，电子数据载体(RFID标签)工作所需的能量从读写器非接触的传输来获得，而读写器从RFID标签的天线发射信号中获得有用并且可靠的信息。使用RFID技术可以让产品的制造商和商品的供应商更好地分类或者跟踪它们的商品或者货物。RFID技术的另外重要应用包括金融支付，公共交通，门禁安全等领域。国际上通用的工作在13.56MHzRFID标准主要是ISO-14443标准，ISO-14443标准包括TypeA(类型A)和TypeB(类型B)二种。TypeB标准中从标签到读写器的上行高速数据传输采用了BPSK调制副载波的方式。这就需要读写器的接收器采用相应的BPSK副载波解调系统。一个传统的BPSK读写器接收机电路如图1所示，是使用一比特采样判决的13.56MHzRFID读写器BPSK接收机架构。它由天线及其匹配电路，高频载波解调器(无源混频器)，IQ时钟电路，带通滤波器和一比特采样判决器，译码器所构成。一比特采样判决器是将BPSK信号解调为NRZ(非归零码)的关键电路。由于它只采用了一位数据的输出，所以它只能在解码后获得相应的相位变化信息，而无法获得精确的幅度信息，这使它很容易受到外部或者...
【技术保护点】
一种RFID读写器BPSK接收机，包括：一I,Q时钟电路，用于产生I,Q二路时钟作为采样时钟信号，I,Q二路时钟信号相位差为90°；一I路高频载波解调器，对输入的RFID信号进行采样保持，将接收到的高频信号与I路时钟信号相混频，把基带信号从13.56MHz高频搬移到I路通道，输出I路基带信号；一Q路高频载波解调器，对输入的RFID信号进行采样保持，将接收到的高频信号与Q路时钟信号相混频，把基带信号从13.56MHz高频搬移到Q通道，输出Q路基带信号；其特征在于，还包括：一I通道可变增益带通滤波器，与所述I路高频载波解调器相连接，用于滤除I路基带信号中的高频谐波、带外干扰信号以及来自于芯片自身的杂散和谐波，且具有可变的放大增益；输出滤波后的I路基带信号；一Q通道可变增益带通滤波器，与所述Q路高频载波解调器相连接，用于滤除Q路基带信号中的高频谐波、带外干扰信号以及来自于芯片自身的杂散和谐波，且具有可变的放大增益，输出滤波后的Q路基带信号；一I,Q二路基带信号选择控制电路，与所述I通道可变增益带通滤波器和Q通道可变增益带通滤波器相连接，对滤波后的所述I,Q二路基带信号进行选择后输出基带信号；...
【技术特征摘要】
1.一种RFID读写器BPSK接收机，包括：一I,Q时钟电路，用于产生I,Q二路时钟作为采样时钟信号，I,Q二路时钟信号相位差为90°；一I路高频载波解调器，对输入的RFID信号进行采样保持，将接收到的高频信号与I路时钟信号相混频，把基带信号从13.56MHz高频搬移到I路通道，输出I路基带信号；一Q路高频载波解调器，对输入的RFID信号进行采样保持，将接收到的高频信号与Q路时钟信号相混频，把基带信号从13.56MHz高频搬移到Q通道，输出Q路基带信号；其特征在于，还包括：一I通道可变增益带通滤波器，与所述I路高频载波解调器相连接，用于滤除I路基带信号中的高频谐波、带外干扰信号以及来自于芯片自身的杂散和谐波，且具有可变的放大增益；输出滤波后的I路基带信号；一Q通道可变增益带通滤波器，与所述Q路高频载波解调器相连接，用于滤除Q路基带信号中的高频谐波、带外干扰信号以及来自于芯片自身的杂散和谐波，且具有可变的放大增益，输出滤波后的Q路基带信号；一I,Q二路基带信号选择控制电路，与所述I通道可变增益带通滤波器和Q通道可变增益带通滤波器相连接，对滤波后的所述I,Q二路基带信号进行选择后输出基带信号；一二比特模拟数字转换器ADCBPSK解调电路，与所述I,Q二路基带信号选择控制电路相连接，对该I,Q二路基带信号选择控制电路输出的基带信号进行BPSK相关解调；一自动增益控制电路，与所述二比特ADCBPSK解调电路相连接，通过对解调后输出的幅度信号进行处理，来控制所述I通道可变增益滤波器和Q通道可变增益带通滤波器的增益，使I通道可变增益滤波器和Q通道可变增益带通滤波器的输出幅度保持在一个恒定值；一译码器，与所述二比特ADCBPSK解调电路相连接，用于对解调后的数据流进行解码。2.如权利要求1所述的接收机，其特征在于：所述I,Q二路基带信号选择控制电路对所述I,Q二路基带信号相加，所述二比特ADCBPSK解调电路对该I,Q二路基带信号的和进行BPSK相关解调。3.如权利要求1所述的接收机，其特征在于：所述I,Q二路基带信号选择控制电路选择I路基带信号和Q路基带信号中信号最优的一路输出，所述二比特ADCBPSK解调电路对I路基带信号和Q路基带信号中最优的一路进行相关解调。4.如权利要求1所述的接收机，其特征在于：所述自动增益控制电路通过统计在一段时间内ADC输出AMP＝1的次数，从而得到I,Q二路可变增益滤波器输入的高频解调后模拟基带信号的幅度信息；将该幅度信息与一基准控制字相比较，来控制ADC的输入幅度；当所述幅度信息大于基准控制字，则I,Q二路可变增益滤波器的增益下降；反之，增益则增加，从而使其在所述模拟基带信号在一定程度变化时，I,Q二路可变增益滤波器的输出幅度基本保持不变。5.如权利要求1所述的接收机，其特征在于：所述二比特ADCBPSK解调电路为差分形式的二比特ADCBPSK解调电路；由三个CMOS差分比较器组成；其中，第一CMOS差分比较器和第二CMOS差分比较器组成AMP量化器；第三CMOS差分比较器是PHI的量化器；I,Q二路可变增益带通滤波器的差分输出信号分别记为VINP,VINN，分别输入所述三个CMOS差分比较器的输入端；第一CMOS差分比较器和第二CMOS差分比较器分别将所述差分输出信号VINP,VINN与差分参考电压VREFP,VREFN的正相位和反相位进行比较，比较的结果输入至一个两输入端的或门得到AMP信号；同时所述差分输出信号VINP,VINN通过第三CMOS差分比较器与共模电平进行比较得到PHI信号；CMOS差分比较器的采样时钟作为后级解码电路的同步时钟与AMP，PHI信号一起输出；其中，PHI信号用来判断BPSK信号是否过零点，AMP信号用来判断输出的有效幅度。6.如权利要求5所述的接收机，其特征在于：所述差分参考电压VREFP,VREFN，由差分形式的CMOS参考电压生成电路生成；该CMOS参考电压生成电路由第一电阻～第四电阻，第一NMOS晶体管～第三NMOS晶体管，第四PMOS晶体管(M4)、第五PMOS晶体管(M5)组成；第一NMOS晶体管(M1)的漏极与栅极、第二NMOS晶体管(M2)的栅极和第三NMOS晶体管(M3)的栅极相连接输入电流IBIAS；第一NMOS晶体管～第三NMOS晶体管(M1～M3)的源极接地；第四PMOS晶体管(M4)和第五PMOS晶体管(M5)的源极接电源电压VDD端；第四PMOS晶体管(M4)的栅极与第五PMOS晶体管(M5)的栅极和漏极以及第三NMOS晶体管(M3)的漏极相连接；第四PMOS晶体管(M4)的漏极与第三电阻(R3)的一端相连接，并作为差分参考电压VREFP的输出端；第三电阻(R3)的另一端与第四电阻(R4)的一端、第一电阻(R1)的一端和第二电阻(R2)的一端相连接；第四电阻(R4)的另一端与第二NMOS晶体管(M2)的漏极相连接，并作为差分参考电压VREFN的输出端；第一电阻(R1)的另一端输入差分电压信号VINP，第二电阻(R2)的另一端输入差分电压信号VINN。7.如权利要求5所述的接收机，其特征在于：所述CMOS差分比较器由第六NMOS晶体管～第九NMOS晶体管(M6～M9)、第十二NMOS晶体管～第十七NMOS晶体管(M12～M17)，第十PMOS晶体管(M10)、第十一PMOS晶体管(M11)、第十八PMOS晶体管～第二十一PMOS晶体管(M18～M21)组成；第六NMOS晶体管～第九NMOS晶体管(M6～M9)和第十PMOS晶体管(M10)、第十一PMOS晶体管(M11)组成前置放大器；第十PMOS晶体管(M10)和第十一PMOS晶体管(M11)的源极与电源电压VDD端相连接，第十PMOS晶体管(M10)的栅极和漏极与第七NMOS晶体管(M7)的漏极以及第九NMOS晶体管(M9)的漏极相连接；第十一PMOS晶体管(M11)的栅极和漏极与第六NMOS晶体管(M6)的漏极以及第八NMOS晶体管(M8)的漏极相连接；第六NMOS晶体管～第九NMOS晶体管(M6～M9)与电流源的一端相连接，该电流源的另一端接地GND；第六NMOS晶体管(M6)的栅极输入差分电压信号VINP，第九NMOS晶体管(M9)的栅极输入另一差分电压信号VINN；第七NMOS晶体管(M7)的栅极输入差分参考电压VREFP，第八NMOS晶体管(M8)的栅极输入另一差分参考电压VREFN；第十二NMOS晶体管～第十七NMOS晶体管(M12～M17)和第十八PMOS晶体管～第二十一PMOS晶体管(M18～M21)组成后级动态锁存器；第十八PMOS晶体管(M18)的源极和第二十PMOS晶体管(M20)的源极与电源电压VDD端相连接；第十九PMOS晶体管(M19)的源极和第二十一PMOS晶体管(M21)的源极与电源电压VDD端相连接；第十八PMOS晶体管(M18)的漏极与第二十PMOS晶体管(M20)的漏极、第十六NMOS晶体管(M16)的漏极、第二十一PMOS晶体管(M21)的栅极和第十七NMOS晶体管(M17)的栅极相连接，且其连接的节点作为差分输出电压VOUTN的输出端；第十九PMOS晶体管(M19)的漏极与第二十一PMOS晶体管(M21)的漏极、第十七NMOS晶体管(M17)的漏极、第二十PMOS晶体管(M20)的栅极和第十六NMOS晶体管(M16)的栅极相连接，且其连接的节点作为另一差分输出电压VOUTP的输出端；第十八PMOS晶体管(M18)的栅极和第十九PMOS晶体管(M19)的栅极输入时钟信号CLK；第十六NMOS晶体管(M16)的源极与第十四NMOS晶体管(M14)的漏极相连接；第十四NMOS晶体管(M14)的栅极与第十PMOS...
【专利技术属性】
技术研发人员：郑锐，
申请(专利权)人：上海华虹集成电路有限责任公司，
类型：发明
国别省市：上海;31
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。