具有高速调试访问端口的集成电路制造技术

本发明专利技术涉及一种具有高速调试访问端口的集成电路，该电路包括接口电路系统以及接口电路系统中的专用调试端口。接口电路系统包括功能电路块，其用于从耦合到集成电路的外部电路系统接收数据包。专用调试端口耦合到功能电路块并用于将所接收的数据包传输到集成电路上的调试电路系统。接口电路系统可包括外设部件互连高速(PCIe)接口电路。

【技术实现步骤摘要】
具有高速调试访问端口的集成电路本申请要求2013年11月22日提交的美国专利申请14/087,690的优先权，其全部内容通过引用并入本文。
技术介绍
可编程集成电路器件(诸如现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD))可被加载或配置有用户设计以执行各种功能中的任一种。通常，电路设计者或设计工程师使用电子设计自动化(EDA)工具，以便为集成电路器件创建电路设计(通常被称为用户设计)。当设计电路时，电路设计者或设计工程师可使用EDA工具调试他们的设计。作为示例，EDA工具可自动地将调试电路系统插入用户设计中。当用户设计与所插入的调试电路系统一起被编译时，用户可经由集成电路器件上可用的联合测试行动组(JTAG)端口，执行设计的调试操作。除了使用JTAG端口以外，可经由其他接口(诸如外设部件互连高速(PCIe)接口标准)调试集成电路。然而，用户或电路设计者可能需要包括特定调试通讯电路系统，诸如多路复用电路和解多路复用电路，以便允许PCIe接口用于调试目的。此外，用户可能需要在PCIe器件的地址空间内留出地址，以用于其调试逻辑。这可包括将附加基地址寄存器(BAR)添加到用户的PCIe功能或者扩展用户现有BAR中的其中一个的大小。如此，尽管与典型的JTAG接口相比，PCIe接口可允许相对较快的调试访问，但是需要对用户设计进行很多修改，以使PCIe接口用于调试用户设计。
技术实现思路
公开了用于经由诸如外设部件互连高速(PCIe)接口的高速接口来调试用户设计的技术和电路系统。本专利技术的实施例包括在不修改用户的基础寄存器传输级(RTL)设计的情况下，将调试连接件插入用户设计中的方法。应当理解的是，能够通过许多方式(诸如过程、装置、系统、器件或计算机可读媒介)实施本专利技术。下面描述本专利技术的若干创造性实施例。一种具有高速调试访问端口的集成电路包括接口电路系统，其具有从外部电路系统接收数据包的功能电路块。作为一个示例，接口电路系统可包括用于PCIe接口的电路系统。接口电路系统进一步包括耦合到功能电路块的专用调试端口。专用调试端口将所接收的数据包传输到集成电路上的调试电路系统。用于利用电子设计自动化(EDA)工具在集成电路中提供调试能力的一种方法包括在集成电路上的高速串行接口电路中提供专用调试端口。该方法进一步包括提供功能块，以访问高速串行接口电路中的专用调试端口。编译具有调试电路系统的用户设计，以形成从用户设计中的调试电路系统到专用调试端口的调试路径。操作集成电路的一种方法包括在高速串行接口电路中的专用调试功能电路块处接收来自外部电路系统的调试信号。将调试信号传输到高速串行接口电路中的专用调试端口。因此，经由高速串行接口电路中的专用调试端口将调试信号传输到集成电路上的调试电路系统。在其中一个实施例中，可以通过直接存储器存取(DMA)控制器电路传输调试信号。附图说明图1为根据本专利技术实施例的集成电路的简化框图。图2示出根据本专利技术的实施例的使用EDA工具为IC创建及编译电路设计的示例性方法。图3示出根据本专利技术的实施例的具有调试电路系统和接口电路系统的示例性集成电路，其中接电路系统具有专用调试端口。图4为示例性方框图，其示出根据本专利技术的实施例的具有耦合到集成电路器件的软件驱动器和应用程序的主机系统。图5示出根据本专利技术的实施例的不具有专用调试功能的外设部件互连高速(PCIe)接口电路。图6示出根据本专利技术的实施例的PCIe接口电路系统，其耦合到具有直接存储器存取(DMA)电路的逻辑块。具体实施方式本文提供的实施例包括调试集成电路设计的技术。然而，对本领域技术人员将明显的是，可在没有这些具体细节中的一些或全部的情况下实践本专利技术的示例性实施例。在其他实例中，没有详细描述已知的操作，以免不必要地使本实施例晦涩。IC器件(诸如现场可编程门阵列(FPGA)器件或专用集成电路(ASIC)器件)通常包括(除其他之外)存储器模块、逻辑块、时钟发生电路系统以及输入-输出元件。图1意为示例性的且不是限制性的，其示出IC100的简化框图。IC100包括核心逻辑区域115和输入-输出元件110。应当理解的是，如IC100的单个器件能够潜在地支持各种不同接口，并且每个单独的输入-输出组110能够支持具有不同的接口或协议(诸如外设部件互连高速(PCIe)协议)的不同输入-输出标准。用于时钟发生和时序的其他电路(诸如锁相环(PLL)125)也可位于核心逻辑区域115外部(例如，在IC100的角落处或与输入-输出元件110邻近)。集成电路(IC)器件通常使用时钟信号以使器件中的不同电路元件同步。如此，IC100可包括时钟网络(未示出)，其可用于将时钟信号从时钟电路(例如，PLL125)传输到IC100的各个部件。可将输入-输出元件110处从外部电路系统接收到的信号从输入-输出元件110路由到核心逻辑区域115、PLL125或IC100上的其他逻辑块(未示出)。核心逻辑区域115(或更具体地，核心逻辑区域115内的逻辑元件(LE)117或核心寄存器)可基于所接收的信号执行功能。因此，可将信号从核心逻辑区域115和IC100的其他相关逻辑块发送到其他外部电路系统或部件，其中该外部电路系统或部件通过输入-输出元件110可连接到IC100。如图1所示，核心逻辑区域115可填充有逻辑单元，该逻辑单元可以包括除了其他电路以外的LE117或核心寄存器。LE可进一步包括基于查找表的逻辑区域并可被分组为“逻辑阵列块”(LAB)。LE以及LE或LAB的组能够经配置以执行用户或电路设计者所需的逻辑功能。作为一个示例，电路设计者可设计执行具体逻辑功能的电路。通常，电路设计者可在设计电路时使用电子设计自动化(EDA)工具。利用典型EDA工具可以在若干步骤中完成设计在IC器件(诸如IC100)上实施的电路的过程。EDA工具因此可产生输出文件(例如，配置文件)，其然后用于配置具有用户设计的IC器件。可选地，EDA工具还可产生输出文件(例如，二进制文件)，以便(基于用户设计)生成IC器件的掩模。作为设计流程的部分，EDA工具可因此插入允许电路设计者调试电路设计的调试电路系统。在调试电路设计之后，(如果需要)电路设计者可在将更新的电路设计装载到IC器件之前，对所更新的电路设计作出调整。图2示出根据本专利技术的实施例的使用EDA工具为IC器件创建和编译电路设计的示例性步骤。应当注意的是，EDA工具可以包括调试工具，其中用户可使用该调试工具验证电路设计。因此，利用用户的电路设计可以编译调试工具所包括的调试逻辑，并且将其下载到IC器件用于分析。通常，电路设计者或工程师可创建在硬件描述语言(HDL)文件205中体现的电路设计。如所提及的，可将调试逻辑或调试文件208插入设计中。在综合步骤210期间，通过EDA工具可以综合HDL文件205以及调试文件208。例如，在步骤210处执行的综合操作可将HDL文件205和调试文件208中所体现的电路设计翻译成逻辑门基元的离散网表。然后，在步骤220的放置和路由操作期间，将电路设计中所综合的逻辑门放置并路由到目标IC器件上。通常，可添加线网以连接逻辑门和目标IC器件上的其他部件，从而在步骤220的放置和路由操作期间路由电路设计中的信号。在放置和路由操作之后本文档来自技高网...

【技术保护点】
一种集成电路，其包括：高速串行接口电路系统，其具有从外部电路系统接收数据包的功能电路块；以及所述高速串行接口电路系统中的专用调试端口，其耦合到所述功能电路块并将所接收的数据包传输到所述集成电路上的调试电路系统。

【技术特征摘要】
2013.11.22 US 14/087,6901.一种集成电路，其包括：高速串行接口电路系统，其具有从外部电路系统接收数据包的功能电路块；以及所述高速串行接口电路系统中的专用调试端口，其耦合到所述功能电路块，并且专门用于将所接收的数据包传输到所述集成电路上的调试电路系统，其中所述专用调试端口不用于在所述集成电路的操作期间接收和处理任何附加类型的数据。2.根据权利要求1所述的集成电路，其中所述高速串行接口电路系统包括外设部件互连高速接口，即PCIe接口。3.根据权利要求2所述的集成电路，其中所述功能电路块包括所述PCIe接口中的专用调试功能电路块，其中所述外部电路系统包括根联合体模块，并且其中所述专用调试功能电路块允许所述根联合体模块访问所述专用调试端口。4.根据权利要求3所述的集成电路，其中所述数据包包括调试信号，并且其中所述高速串行接口电路系统进一步包括：用户功能电路块，其从所述外部电路系统接收用户数据包；以及所述高速串行接口电路系统中的用户端口，其将所接收的用户数据包传输到所述集成电路上的用户电路系统。5.根据权利要求1所述的集成电路，进一步包括：耦合到所述专用调试端口的联合测试行动组电路块，即JTAG电路块，其中经由所述JTAG电路块将所述所接收的数据包从所述专用调试端口传输到所述调试电路系统。6.根据权利要求1所述的集成电路，其中所述数据包包括调试数据包，并且其中所述功能电路块包括适于接收所述调试数据包和用户数据包中的一个的用户功能电路块，所述集成电路进一步包括：耦合到所述功能电路块的仲裁逻辑电路系统，其中所述仲裁逻辑电路系统选择性地将所述用户数据包传输到所述高速串行接口电路系统中的用户端口，并选择性地将所述调试数据包传输到所述专用调试端口。7.根据权利要求6所述的集成电路，进一步包括：所述高速串行接口电路系统中的直接存储器存取控制器，即DMA控制器；以及耦合到所述专用调试端口的附加仲裁逻辑电路系统，其中所述附加仲裁逻辑电路系统在第一输入端接收所述调试数据包并从所述DMA控制器接收输出，并且其中所述附加仲裁逻辑电路系统选择性地将所述调试数据包和来自所述DMA控制器的所述输出中的一个传输到所述专用调试端口。8.根据权利要求6所述的集成电路，其中所述专用调试端口包括主端口，其中所述高速串行接口电路系统进一步包括从端口，并且其中所述仲裁逻辑电路系统选择性地将多个配置指令传输到所述从端口。9.根据权利要求8所述的集成电路，进一步包括：直接存储器存取控制器，即DMA控制器，其从所述从端口接收所述多个配置指令；以及附加仲裁逻辑电路系统，其从所述主端口接收所述调试数据包并从所述DMA控制器接收输出，并且其中所述附加仲裁逻辑电路系统选择性地将所述调试数据包和来自所述DMA控制器的所述输出中的一个传输到所述调试电路系统。10.根据权利要求1所述的集成电路，其中所述专用调试端口包...

【专利技术属性】
技术研发人员：C·D·菲南，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US