【技术实现步骤摘要】
基于四级流水线的高速QC-LDPC编码器
本专利技术涉及信道编码领域,特别涉及一种通信系统中基于四级流水线的高速QC-LDPC编码器。
技术介绍
低密度奇偶校验(Low-DensityParity-Check,LDPC)码是高效的信道编码技术之一,而准循环LDPC(Quasi-CyclicLDPC,QC-LDPC)码是一种特殊的LDPC码。QC-LDPC码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列,具有分段循环的特点,故被称为QC-LDPC码。循环矩阵的首行是末行循环右移1位的结果,其余各行都是其上一行循环右移1位的结果,因此,循环矩阵完全由其首行来表征。通常,循环矩阵的首行被称为它的生成多项式。通信系统通常采用系统形式的QC-LDPC码,其生成矩阵G的左半部分是一个单位矩阵,右半部分是由e×c个b×b阶循环矩阵Gi,j(0≤i<e,e≤j<t,t=e+c)构成的阵列,如下所示:其中,I是b×b阶单位矩阵,0是b×b阶全零矩阵。G的连续b行和b列分别被称为块行和块列。由式(1)可知,G有e块行和t块列。目前,QC-LDPC码广泛采用的是基于c个I型移位寄存器加累加器(Type-IShift-Register-Adder-Accumulator,SRAA-I)电路的串行编码器。由c个SRAA-I电路构成的串行编码器,在e×b个时钟周期内完成编码。该方案需要2×c×b个寄存器、c×b个二输入与门和c×b个二输入异或门,还需要e×c×b比特ROM存储循环矩阵的生成多项式。该方案有两个缺点:一是需要大量存储器,导致电路成本高;二是 ...
【技术保护点】
一种基于四级流水线的高速QC‑LDPC编码器,QC‑LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列,其中,c、t和b皆为正整数,t=e+c,校验矩阵H通过行列交换变换成近似下三角形状,可划分为6个子矩阵,H=ABTCDE,]]>A是由(c‑u)×e个b×b阶循环矩阵构成,B是由(c‑u)×u个b×b阶循环矩阵构成,下三角矩阵T是由(c‑u)×(c‑u)个b×b阶循环矩阵构成,C是由u×e个b×b阶循环矩阵构成,D是由u×u个b×b阶循环矩阵构成,E是由u×(c‑u)个b×b阶循环矩阵构成,其中,u是正整数,Φ=(ET‑1B+D)‑1是由u×u个b×b阶循环矩阵构成,Φj是由ΦT的第j块列中所有循环矩阵生成多项式构成的u×b阶矩阵,其中,上标Τ和‑1分别表示转置和逆,1≤j≤u,Q=T0EI]]>是由c×c个b×b阶循环矩阵Qj,k构成,其中,I是单位矩阵,0是全零矩阵,1≤j≤c,1≤k≤c,非零循环矩阵Qj,k相对于b×b阶单位矩阵的循环右移位数是sj,k,其中,0≤sj,k<b,Y=[B T]是由(c‑u)×c个b×b阶循环矩阵Yj,k构成,其中,1≤j≤c‑u ...
【技术特征摘要】
1.一种基于四级流水线的高速QC-LDPC编码器,QC-LDPC码的校验矩阵H是由c×t个b×b阶循环矩阵构成的阵列,其中,c、t和b皆为正整数,t=e+c,校验矩阵H通过行列交换变换成近似下三角形状,可划分为6个子矩阵,A是由(c-u)×e个b×b阶循环矩阵构成,B是由(c-u)×u个b×b阶循环矩阵构成,下三角矩阵T是由(c-u)×(c-u)个b×b阶循环矩阵构成,C是由u×e个b×b阶循环矩阵构成,D是由u×u个b×b阶循环矩阵构成,E是由u×(c-u)个b×b阶循环矩阵构成,其中,u是正整数,Φ=(ET-1B+D)-1是由u×u个b×b阶循环矩阵构成,Φj是由ΦT的第j块列中所有循环矩阵生成多项式构成的u×b阶矩阵,其中,上标T和-1分别表示转置和逆,1≤j≤u,是由c×c个b×b阶循环矩阵Qj,k构成,其中,I是单位矩阵,0是全零矩阵,1≤j≤c,1≤k≤c,非零循环矩阵Qj,k相对于b×b阶单位矩阵的循环右移位数是sj,k,其中,0≤sj,k<b,Y=[BT]是由(c-u)×c个b×b阶循环矩阵Yj,k构成,其中,1≤j≤c-u,1≤k≤c,非零循环矩阵Yj,k相对于b×b阶单位矩阵的循环右移位数是sj,k,其中,0≤sj,k<b,A和C对应信息向量a,矩阵B和D对应一部分校验向量px,矩阵T和E则对应余下的校验向量py,校验向量p=(px,py),以b比特为一段,信息向量a被等分为e段,即a=(a1,a2,…,ae),校验向量p被等分为c段,即p=(p1,p2,…,pc),px=(p1,p2,…,pu),py=(pu+1,pu+2,…,pc),向量f被等分为c-u段,即f=(f1,f2,…,fc–u),向量w被等分为u段,即w=(fc–u+1,fc–u+2,…,fc),[fw]=(f1,f2,…,fc),向量q被等分为c-u段,即q=(q1,q2,…,qc–u),向量x被等分为u段,即x=(qc–u+1,qc–u+2,…,qc),[qx]=(q1,q2,…,qc),向量y被等分为c-u段,即y=(y1,y2,…,yc–u),其特征在于,所述编码器包括以下部件:稀疏矩阵与向量的乘法器,由t个b比特寄存器R1,1,R1,2,…,R1,t和c个多输入异或门X1,1,X1,2,…,X1,c组成,用于计算向量f和w;所述稀疏矩阵与向量的乘法器计算向量f和w的步骤如下:第1步,输入信息段a1,a2,…,ae,将它们分别存入寄存器R1,1,R1,2,…,R1,e中;第2步,寄存器R1,1,R1,2,…,R1,e同时循环左移1次,异或门X1,1,X1,2,…,X1,c分别将异或结果左移入寄存器R1,e+1,R1,e+2,…,R1,t中;第3步,重复第2步b次,完成后,寄存器R1,e+1,R1,e+2,…,R1,t存储的内容分别是向量段f1,f2,…,fc,它们构成了向量f和w;I型后向迭代电路,由c个b比特寄存器R2,1,R2,2,…,R2,c和c-1个多输入模2加法器A2,2,A2,3,…,A2,c组成,用于计算向量q和x;所述I型后向迭代电路计算向量q和x的步骤如下:第1步,输入向量段f1,将向量段q1=f1存入寄存器R2,1中;第2步,输入向量段fj,非零循环矩阵Qj,k对应的向量段qk被循环左移sj,k位后送入多输入模2加法器A2,j中与向量段fj进行异或运算,异或结果qj被存入寄存器R2,j中,其中,2≤j≤c,1≤k<j,0≤sj,k<b;第3步,以1为步长递增改变j的取值,重复第2步c-1次,最终,寄存器R2,1,R2,2,…,R2,c存储的分别是向量段q1,q2,…,qc,它们构成了向量q和x;高密度矩阵与向量的乘法器,由u个查找表L1,L2,…,Lu、2u个b比特寄存器R3,1,R3,2,…,R3,2u和u个b位二输入异或门X3,1,X3,2,…,X3,u组成,用于计算部分校验向量px,查找表L1,L2,…,Lu分别存储可变的u比特向量与固定的矩阵Φ1,Φ2,…,Φu的所有可能乘积;所述高密度矩阵与向量的乘法器计算向量px的步骤如下:第1步,清零寄存器R3,u+1,R3,u+2,…,R3,2u,输入向量段x1,x2,…,xu,将它们分别存入寄存器R3,1,R3,2,…,R3,u中;第2步,寄存器R3,1,R3,2,…,R3,u同时循环左移1次,异或门X3,1,X3,2,…,X3,u分别对查找表L1,L2,…,Lu的输出和寄存器R3,u+1,R3,u+2,…,R3,2u的内容进行异或,异或结果被循环左移1次后分别存回寄存器R3,u+1,R3,u+2,…,R3,2u;第3步,重复第2步b次,完成后,寄存器R3,u+1,R3,u+2,…,R3,2u存储的内容分别是校验段p1,p2,…,pu,它们构成了部分校验向量px;II型后向迭代电路,由c个b比特寄存器R4,1,R4,2,…,R4,c和c-u个多输入模2加法器A4,1,A4,2,…,A4,c-u组成,用于计算向量y,y与向量q异或得到部分校验向量py,从而得到校验向量p=(px,py);所述II型后向迭代电路计算向量y的步骤如下:第1步,输入校验段p1,p2,…,pu,将它们分别存入寄存器R4,c-u+1,R4,c-u+2,…,R4,c中;第2步,非零循环矩阵Yj,k对应的向量段pk或yk被循环左移sj,k位后送入...
【专利技术属性】
技术研发人员:张鹏,刘志文,张燕,
申请(专利权)人:荣成市鼎通电子信息科技有限公司,
类型:发明
国别省市:山东;37
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。