一种通信连接方法及系统技术方案

本发明专利技术提供一种通信连接方法及系统，上述方法包括以下步骤：CPU板卡上设置预设数目CPU设备；各个CPU设备之间通过第一端口、第二端口相互连接，其中，每个CPU设备均包括第一端口、第二端口、第三端口；各个CPU设备的第三端口通过正交连接器与输入输出板卡即IO板卡相连，实现了既使CPU效能发挥到最大化，又降低了PCB的成本。还具备以下优点：具有相当的便捷性和实用性，便于操作，QPI拓扑的可变化性强；对于CPU板卡材质要求较常用的低，即成本降低；对于CPU板卡的板厚和PCB层数要求降低；对于布线要求降低。

【技术实现步骤摘要】

本专利技术属于通信领域，尤其涉及一种通信连接方法及系统。
技术介绍
随着网络技术不断发展，各大网络公司、政府、金融机构等都对服务器产生了较大需求，在服务器研发和生产过程中控制生产成本成为服务器厂商不得不考虑的问题。在控制生产成本问题上，PCB(Pr inted Circui t Board，印刷线路板)材质成本是制约生产厂商一大难题。在PCB板设计上既要节省材质成本，同时又要实现其上CPU效能最大化，这在客观上使得很难做到二者兼得。如图1 所示，在CPU板卡上包括CPU0、CPU1、CPU2、CPU3 ;CPU0 包括 QPI (Quick PathInterconnect，快速通道互联)端口 1、QPI 端口 2、QPI 端口 O ;CPU1 包括 QPI 端口 1、QPI 端口 2、QPI 端口 O ;CPU2 包括 QPI 端口 1、QPI 端口 2、QPI 端口 O ;CPU3 包括 QPI 端口 1、QPI端口 2、QPI 端口 OoCPUO 的 QPI 端口 2 与 CPUl 的 QPI 端口 I 连接；CPU1 的 QPI 端口 2 与 CPU2 的 QPI端口 I连接；CPU2的QPI端口 2与CPU3的QPI端口 I连接；CPU3的QPI端口 2与CPUO的QPI端口 I连接。CPUO 的 QPI 端口 O 与 CPU2 的 QPI 端口 O 相连；CPU1 的 QPI 端口 O 与 CPU3 的 QPI端口 O相连。上述CPU板卡上CPUO、CPUl、CPU2、CPU3的连接方式，尽管实现CPU效能最大化，但是在PCB板设计上具有以下缺点:1、对CPU板卡材质要求比较高、成本高；2、对CPU板卡厚度、PCB层数要求也比较高；3、对布线要求也比较高；4、QPI拓扑变化性不强。
技术实现思路
本专利技术提供一种通信连接方法及系统，以解决上述问题。本专利技术提供一种通信连接方法。上述方法包括以下步骤:CPU板卡上设置预设数目CPU设备；各个CPU设备之间通过第一端口、第二端口相互连接，其中，每个CPU设备均包括第一端口、第二端口、第三端口 ；各个CPU设备的第三端口通过正交连接器与输入输出板卡即1板卡相连。本专利技术还提供一种通信连接系统，包括CPU板卡、正交连接器、1板卡；其中，所述CPU板卡通过所述正交连接器与所述1板卡相连；所述CPU板卡，用于设置预设数目CPU设备；各个CPU设备之间通过第一端口、第二端口相互连接，其中，每个CPU设备均包括第一端口、第二端口、第三端口 ；各个CPU设备的第三端口通过正交连接器与输入输出板卡即1板卡相连。本专利技术提供一种通信连接方法及系统，实现了既使CPU效能发挥到最大化，又降低了 PCB的成本。还具备以下优点:具有相当的便捷性和实用性，便于操作，QPI拓扑的可变化性强；对于CPU板卡材质要求较常用的低，即成本降低；对于CPU板卡的板厚和PCB层数要求降低；对于布线要求降低。【附图说明】此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中:图1所不为现有技术的CPU板卡设计不意图；图2所示为本专利技术实施例1的通信连接系统结构示意图；图3所示为本专利技术实施例2的通信连接系统结构示意图；图4所示为本专利技术的通信连接方法处理流程图；图5所示为本专利技术的另一通信连接方法处理流程图。【具体实施方式】下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。图2所示为本专利技术的通信连接系统结构示意图，包括0?现、0?仍、0?似、0?仍；CPU0包括 QPI (Quick Path Interconnect，快速通道互联)端口 1、QPI 端口 2、QPI 端口 O ;CPU1包括 QPI 端口 1、QPI 端口 2、QPI 端口 O ;CPU2 包括 QPI 端口 1、QPI 端口 2、QPI 端口 O ;CPU3包括 QPI 端口 1、QPI 端口 2、QPI 端口 O。CPUO 的 QPI 端口 2 与 CPUl 的 QPI 端口 I 连接；CPU1 的 QPI 端口 2 与 CPU2 的 QPI端口 I连接；CPU2的QPI端口 2与CPU3的QPI端口 I连接；CPU3的QPI端口 2与CPUO的QPI端口 I连接(也即4个CPU的QPI端口 I和端口 2相互连接)。 CPUO 的 QPI 端口 O ;CPU1 的 QPI 端口 O ;CPU2 的 QPI 端口 O ;CPU3 的 QPI 端口 O 通过正交连接器与1板卡相连。所述正交连接器位于背板Backplane中。图3所示为本专利技术实施例2的通信连接系统结构示意图，包括CPUO、CPUl、CPU2、CPU3 ;其中，CPUO、CPU1、CPU2、CPU3 位于 CPU 板卡上。CPUO 包括 QPI (Quick Path Interconnect，快速通道互联)端口 1、QPI 端口 2、QPI端口 O ;CPU1 包括 QPI 端口 1、QPI 端口 2、QPI 端口 O ;CPU2 包括 QPI 端口 1、QPI 端口 2、QPI端口 O ;CPU3 包括 QPI 端口 1、QPI 端口 2、QPI 端口 O。CPUO 的 QPI 端口 2 与 CPUl 的 QPI 端口 I 连接；CPU1 的 QPI 端口 2 与 CPU2 的 QPI端口 I连接；CPU2的QPI端口 2与CPU3的QPI端口 I连接；CPU3的QPI端口 2与CPUO的QPI端口 I连接(也即4个CPU的QPI端口 I和端口 2相互连接)。CPUO的QPI端口 O通过正交连接器O、CPUl的QPI端口 O通过正交连接器1、CPU2的QPI端口 O通过正交连接器2、CPU3的Q当前第1页1 2 本文档来自技高网...

【技术保护点】
一种通信连接方法，其特征在于，包括以下步骤：CPU板卡上设置预设数目CPU设备；各个CPU设备之间通过第一端口、第二端口相互连接，其中，每个CPU设备均包括第一端口、第二端口、第三端口；各个CPU设备的第三端口通过正交连接器与输入输出板卡即IO板卡相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：张志安，叶丰华，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：北京;11