高速数据采集设备的千兆以太网接口制造技术

本实用新型专利技术涉及一种高速数据采集设备的千兆以太网接口，它包括带隔离变压器的千兆网络接口，物理层协议芯片，FPGA芯片和DSP处理器，FPGA芯片与物理层协议芯片接口进行数据交互、FPGA芯片与DSP处理器的本地总线通讯进行数据交互，最终实现整个下位机用千兆以太网与上位机的通讯；在FPGA芯片中自带固件程序实现专用MAC处理器功能与所述DSP处理器通讯，在DSP处理器中自带固件程序专用协议栈处理器功能与上位机通讯。它通过编程利用数据采集设备中本身就有的FPGA和DSP处理器的一部分处理能力来实现专用的MAC处理器和专用的协议栈处理器，不再需要与其他电路进行接口。在不影响数据采集设备本身原有性能情况下实现300Mbps的通讯速度，完全满足数据采集设备需要的数据传送。

【技术实现步骤摘要】
高速数据采集设备的千兆以太网接口
本技术涉及一种以太网接口，尤其是一种高速数据采集设备的千兆以太网接口，属于数据传输领域。
技术介绍
在当前高速、高性能数据采集领域，一般采用下位机采集、处理数据，然后通过通讯总线将数据传送给上位机存储和后续处理；在通讯总线上，千兆以太网因方便、低价、距离远、高速成为首选，以太网在实现中，通常分为物理层(PHY层)、数据链路层(MAC层)、及协议栈三段来分别实现，每段一般都要专用的处理电路来实现。 千兆以太网实现方式1:在下位机中使用专用的微处理模块来实现以太网通讯，该专用模块其实就是一个简易的电脑，它通过以太网与上位机电脑通讯，再通过专用接口与下位机中DSP或FPGA接口，最终实现整个下位机用千兆以太网与上位机通讯。 千兆以太网实现方式2:在下位机中使用物理层协议芯片+专用的MAC处理器+专用的协议栈处理器(单片机或ARM处理器)来实现以太网接口，最终实现整个下位机用千兆以太网与上位机通讯。 以上两种方法的缺点是成本高、系统庞大、复杂，并且需要另外的通讯接口与DSP或FPGA进行数据交换。
技术实现思路
本技术要解决的技术问题是克服上述
技术介绍
的不足，利用现有高速数据采集设备中DSP和FPGA的剩余资源，提供一种系统简单、成本低廉，实现高速数据采集设备的千兆以太网接口。 本技术采用的技术方案是: 高速数据采集设备的千兆以太网接口，它包括带隔离变压器的千兆网络接口，物理层协议芯片，FPGA芯片和DSP处理器，其特征在于:FPGA芯片与物理层协议芯片接口进行数据交互、FPGA芯片与DSP处理器的本地总线通讯进行数据交互，最终实现整个下位机用千兆以太网与上位机的通讯。 在FPGA芯片中自带固件程序实现专用MAC处理器功能与所述DSP处理器通讯，在DSP处理器中自带固件程序专用协议栈处理器功能与上位机通讯。 作为优先地，所述物理层协议芯片采用MICREL公司的KSZ9031系列芯片。 作为优先地，所述FPGA芯片采用XILINX公司的SPANTAN 6系列FPGA芯片。 作为优先地，所述DSP处理器采用TI公司的高速浮点DSP处理器。 本技术在数据采集下位机的实现上，采用FPGA(现场可编程门阵列)(管理模拟电路、数模转换电路，将采集的数据交给DSP)+DSP处理器(管理整个下位机、进行数据运算、负责将最终数据通过通讯总线传给上位机)的形式来实现。 本技术的有益效果是:1、系统简单，成本低廉，通过编程利用数据采集设备中本身就有的FPGA和DSP处理器的一部分处理能力来实现专用的MAC处理器和专用的协议栈处理器，不再需要与其他电路进行接口。2、在不影响数据采集设备本身原有性能情况下实现300Mbps的通讯速度，完全满足数据采集设备需要的数据传送。 【附图说明】 图1是本技术的结构示意图。 图2是在FPGA中编程实现专用MAC处理器功能的结构示意图。 图3是在DSP中编程实现专用协议栈处理器达到发数据功能的结构示意图。 图4是在DSP中编程实现专用协议栈处理器达到收数据功能的结构示意图。 【具体实施方式】 下面对本技术作进一步说明，但本技术并不局限于以下实施例。 如图1所示，高速数据采集设备的千兆以太网接口，它包括带隔离变压器的千兆网络接口，物理层协议芯片，FPGA芯片和DSP处理器，其特征在于:所述FPGA芯片与物理层协议芯片接口进行数据交互，FPGA芯片与DSP处理器的本地总线通讯进行数据交互，最终实现整个下位机用千兆以太网与上位机的通讯。具体在说，在FPGA芯片中自带固件程序实现专用MAC处理器功能与所述DSP处理器通讯，在DSP处理器中自带固件程序专用协议栈处理器功能与上位机通讯，从而达到各部分的数据传输。 本技术通过以下过程实现: 1、使用物理层协议芯片(PHY)实现千兆以太网的物理层。 IEEE 802.3标准中物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。物理层协议芯片通过标准接口(Mil、GMII或RGMII)与MAC处理器通讯，发送数据的时候，收到MAC处理器过来的数据，然后把并行数据转化为串行流数据，再按照物理层的编码规则把数据编码，再变为模拟信号通过网络接口及网线把数据送出去；收数据时的流程反之。 2、在FPGA中编程实现专用MAC处理器。 FPGA内部实现MAC处理器的程序如图2，在FPGA的程序中调用一个以太网MAC处理器的IP库(Trimac_core)，该IP库通过标准接口(MI1、GMII或RGMII)与PHY通讯，可以自动识别当前网络的工作模式(双工/半双工)和通讯速度(10兆、100兆、1000兆KFPGA的MAC接口程序在Trimac_core与DSP之间协调，通过双口 RAM和双口 FIFO实现Trimac_core与DSP通讯。发送数据时，DSP把数据包放入双口 RAM中，然后通知MAC接口程序有数据要发，MAC接口程序将要发的数据搬入双口 FIFO中，然后通知TrimaC_COre发送；收数据时的流程反之。 3、在DSP中编程实现专用协议栈处理器。 DSP中协议栈的处理(数据打包/解析)是通过调用TI公司提供的NDK库来实现的，DSP中处理以太网部分的程序流程。 如图3所示，发数据流程为:将发数据放入RAM中，调用NDK库打包，数据包放入FPGA提供的双口 RAM后，通知FPGA有数据要发，则FPGA将会执行发送的命令。 如图4所示，收数据流程为:收到FPGA有数据提示，将数据从FPGA提供的双口 RAM读入，调用NDK库解析，最好将解析后的数据提供给使用的程序。 实施例:高速数据采集设备的千兆以太网接口，它包括带隔离变压器的千兆网络接口，物理层协议芯片，FPGA芯片和DSP处理器，其特征在于:所述FPGA芯片与物理层协议芯片接口进行数据交互，FPGA芯片与DSP处理器的本地总线通讯进行数据交互，最终实现整个下位机用千兆以太网与上位机的通讯。具体在说，在FPGA芯片中自带固件程序实现专用MAC处理器功能与所述DSP处理器通讯，在DSP处理器中自带固件程序专用协议栈处理器功能与上位机通讯，从而达到各部分的数据传输。 本技术所述带隔离变压器的千兆网络接口:采用伍尔特公司相关接口器件，该接口自带隔离变压器和多个指示灯，结构紧凑，方便使用，自带的指示灯可以很方便指示当前网络是工作在10兆、100兆还是1000兆以及当前是否在进行数据传输。 本技术所述物理层协议芯片:采用MICREL公司的KSZ9031系列芯片，可以兼容10兆、100兆、1000兆，工作中能自动侦测当前系统网络的情况，并根据侦测自动设置工作状态(10兆、100兆、1000兆)O 本技术所述FPGA芯片:采用XILINX公司的SPANTAN 6系列FPGA芯片，功耗低，性能强大。 本技术所述DSP处理器:采用TI公司的高速浮点DSP处理器，运算速度快，功耗低。本文档来自技高网...

【技术保护点】
高速数据采集设备的千兆以太网接口，它包括带隔离变压器的千兆网络接口，物理层协议芯片，FPGA芯片和DSP处理器，其特征在于：FPGA芯片与物理层协议芯片接口进行数据交互、FPGA芯片与DSP处理器的本地总线通讯进行数据交互，最终实现整个下位机用千兆以太网与上位机的通讯。

【技术特征摘要】
1.高速数据采集设备的千兆以太网接口，它包括带隔离变压器的千兆网络接口，物理层协议芯片，FPGA芯片和DSP处理器，其特征在于:FPGA芯片与物理层协议芯片接口进行数据交互、FPGA芯片与DSP处理器的本地总线通讯进行数据交互，最终实现整个下位机用千兆以太网与上位机的通讯。2.根据权利要求1所述的高速数据采集设备的千兆以太网接口，其特征在于:在FPGA芯片中自带固件程序实现专用MAC处理器功能与所述DSP处理器通讯，在DSP处理器中自带固件程...

【专利技术属性】
技术研发人员：沈平，周建川，刘宝华，
申请(专利权)人：杭州腾振科技有限公司，
类型：新型
国别省市：浙江;33