一种运用于闪存的高速敏感放大器制造技术

本发明专利技术公开了一种运用于闪存的高速敏感放大器，包括参考单元恒流源、镜像恒流源电路、读出开关电路、存储单元及其等效位线电容、比较缓冲电路，该镜像恒流源电路的第二PMOS管漏极与该读出开关电路的第一NMOS管漏极相连形成输出节点，该敏感放大器还包括预充电电路，该预充电电路连接该输出节点，用于将该输出节点的电压精确充到比该比较缓冲电路的比较器的参考电压Vref_e高ΔV的设定值，通过本发明专利技术，可以提高敏感放大器的响应速度，从而提高闪存的读出速度。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种运用于闪存的高速敏感放大器，包括参考单元恒流源、镜像恒流源电路、读出开关电路、存储单元及其等效位线电容、比较缓冲电路，该镜像恒流源电路的第二PMOS管漏极与该读出开关电路的第一NMOS管漏极相连形成输出节点，该敏感放大器还包括预充电电路，该预充电电路连接该输出节点，用于将该输出节点的电压精确充到比该比较缓冲电路的比较器的参考电压Vref_e高ΔV的设定值，通过本专利技术，可以提高敏感放大器的响应速度，从而提高闪存的读出速度。【专利说明】一种运用于闪存的高速敏感放大器
本专利技术关于一种敏感放大器，特别是涉及一种运用于闪存的高速敏感放大器。
技术介绍
现代通信产品中广泛应用存储技术，敏感放大器(也即读出放大器)是存储电路的一个关键组件，图1为现有技术中用于闪存的传统敏感放大器通用简化原理图，其一般包含参考单元恒流源11~6化611、镜像恒流源电路(由？103管？肌和？12组成)、读出开关电路(由匪03管匪1和反相器I附1组成)、存储单元0611及其等效位线电容“1、预充电电路(由？103管？13组成)、比较缓冲电路(由比较器⑶？及缓冲器冊?1、冊?2组成)。其中，？108管？肌、？12和？13的源极接电源700，？108管？肌栅极和漏极短接并与？12的栅极以及参考单元恒流源11~6化611连接，设定？12漏极镜像输出30% 11-6^611, ？108管？12、？13漏极与匪03管匪1漏极相连形成输出节点￡,匪03管匪1源极接存储单元沈11的位线8[和反相器I附1的输入端，反相器I附1由读控制信号3册控制，反相器I附1输出端接匪03管匪1的栅极，？108管？13栅极接反相预充电控制信号？1~6也犯^6—6他，输出节点2连接至比较器的反相输入端，比较器受控于第二读控制信号32吧，其同相输入端接参考电压#6乙6，其输出经缓冲器冊?1和冊?2缓冲后输出存储信息00口丁。 图2为现有技术中读” 1”的时序图，图3为现有技术中读”0”的时序图。当读控制信号3册为“1”时，读出开关电路导通，同时反相预充电控制信号？1~6也虹86—6他由高变低，？103管？13导通，电源700通过？103管？13和匪03管匪1对位线81预充电，经过预充电时间后反相预充电控制信号？由低变高，此时输出节点2电压达到设定值％，该如接近乂00 (取决于？13和匪1性能)，当孔为高选中某存储单元0611时，若存储单元⑶11存储信息“1”，其由于选通而产生较大电流而将位线存储电荷泄放导致输出节点2电压下降，泄放设定时间786112后，输出节点2电压低于参考电压，第二读控制信号32吧由低变高，比较器01？开始工作，由于同相端电压高于反相端电压，比较器输出高电平“ 1 ”，经时延I⑶1111^1'社01~后在读出放大器输出端00口I输出信息“ 1 ”，若存储单元⑶11存储信息“0”，其被选通但不产生放电电流从而输出节点2电压不变，泄放设定时间丁86112后，第二读控制信号32吧由低变高，比较器01？开始工作，由于同相端电压低于反相端电压，比较器输出高电平“ 0 ”，经时延I⑶1111^1'社01~后在读出放大器输出端00口I输出信息 “0”。 由于读出“0”时间不受预充电电压充放电影响，读出“1”的时间等同于读出电路的响应时间，现有技术预充电时采取的控制策略过于简单，输出节点2预充电电压过高，从而放电时间过长，使得读出速度受限。
技术实现思路
为克服上述现有技术存在的不足，本专利技术之目的在于提供一种运用于闪存的高速敏感放大器，其可以提高敏感放大器的响应速度，从而提高闪存的读出速度。 为达上述及其它目的，本专利技术提出一种运用于闪存的高速敏感放大器，包括参考单元恒流源、镜像恒流源电路、读出开关电路、存储单元及其等效位线电容、比较缓冲电路，该镜像恒流源电路的第二管漏极与该读出开关电路的第一匪03管漏极相连形成输出节点，该敏感放大器还包括预充电电路，该预充电电路连接该输出节点，用于将该输出节点的电压精确充到比该比较缓冲电路的比较器的参考电压#6乙6高八V的设定值。 进一步地，该差值八V根据工艺参数取100?300—。 进一步地，该预充电电路包括第二匪03管和第三？103管，该第二匪03管漏极接电源，该第三？103管的源极接预充电参考电压，该第二匪03管匪2与该第三？103管漏极接该输出节点，该第二匪03管栅极接该预充电控制信号，该第三？103管栅极接反相预充电控制信号。 进一步地，该读出开关电路包括第一匪03管和第一反相器，该第一匪03管源极接存储单元的位线和该第一反相器的输入端，该第一反相器由读控制信号控制，该第一反相器输出端接该第一匪03管的栅极。 进一步地，该比较缓冲电路包括比较器及第一缓冲器、第二缓冲器，该比较器的反相输入端接该输出节点，该比较器受控于第二读控制信号，其同相输入端接参考电压#6乙6，其输出该第一缓冲器和和第二缓冲器缓冲后输出存储信息。 进一步地，当控制该读出开关电路的读控制信号3别为“1”时，该读出开关电路导通，同时该预充电控制信号由低变高、该反相预充电控制信号由高变低，该第二匪03管和第三？103管导通，该存储单元的位线开始预充电，首先该电源700通过该第二匪03管对该位线快速充电使得该输出节点快速上升至为该第二匪03管的饱和导通电压，然后该预充电参考电压经该第三管对该位线进行精确充电使该输出节点电压精确上升至^1~6；1^6十厶V。 进一步地，乂00；七11小于介6乙6十厶乂。 进一步地，该参考电压与该预充电参考电压由参考电压和预充电参考电压产生电路产生，该参考电压和预充电参考电压产生电路包括第四？103管、第三匪03管与第二反相器组成的开关电路、传输管以及第一恒流源、第二恒流源，该第四？103管源极接电源，栅极接控制信号，漏极接该开关电路的第三匪03管漏极与该传输管，该第三匪03管栅极接该第二反相器输出端，源极接该第一恒流源与该第二反相器输入端，该第二反相器由第二读控制信号控制，该传输管的控制端接该第二反相器输出端，另一端接该第二恒流源与电容，并输出该参考电压以及预充电参考电压。 进一步地，当该控制信号册为低时电路工作，该第三匪03管和该第二反相器组成开关电路，在该第二读控制信号为高时该第三匪03管导通，起始时，该第二反相器输入端电压为低，经该第二反相器反相后输出的电压为高，从而该第三匪03管导通，该第三匪03管导通使得该第一恒流源热端电压升高，该第二反相器输出下降，若该第二反相器反相后输出的电压太低，则该第三匪03管截止，从而使该第二反相器输入为低，经该第二反相器和该第三匪03管的负反馈，将该第三匪03管漏极电压稳定于设定值，经该传输管输出得到该参考电压#6；^6。 进一步地，所述镜像恒流源电路包括第一 ？103管和第二 ？103管，该第一 ？103管与该第二 ？103管的源极接电源电压，该第一 ？103管栅极和漏极短接并与该第二 ？103管的栅极以及参考单元恒流源连接。 与现有技术相比，本专利技术一种运用于闪存的高速敏感放大器通过将预充电电路将输出节点2的电压精确充到比较器参考电压高的设定值，提高了敏感放大器的响应速度，从而提高了闪存的读出本文档来自技高网...

【技术保护点】
一种运用于闪存的高速敏感放大器，包括参考单元恒流源、镜像恒流源电路、读出开关电路、存储单元及其等效位线电容、比较缓冲电路，该镜像恒流源电路的第二PMOS管漏极与该读出开关电路的第一NMOS管漏极相连形成输出节点，其特征在于：该敏感放大器还包括预充电电路，该预充电电路连接该输出节点，用于将该输出节点的电压精确充到比该比较缓冲电路的比较器的参考电压Vref_e高ΔV的设定值。

【技术特征摘要】

【专利技术属性】
技术研发人员：黄明永，杨光军，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31