多制式数字基带发生调制装置制造方法及图纸

本发明专利技术给出了一种多制式数字基带发生调制装置，包括:可变时钟输出单元，用于将高频时钟信号输出至各个模块使其变为各个模块的工作时钟信号；伪随机码产生映射单元，产生伪随机数据，将伪随机数据映射为二进制的数据串；有限长单位冲激响应滤波单元，用于将映射生成的数据串进行插值，然后进行FIR成型滤波；插值滤波单元，用于对生成的数据进行CIC插值；数模转换单元，用于将得到的数字信号转换为模拟信号，利用低通滤波器滤除数模转换单元的采样时钟信号；正交调制器单元，用于将基带信号调制到载波上。本发明专利技术设计了一种多种调制格式、持续可变调制速率、可变滤波器的数字调制信号发生装置。

【技术实现步骤摘要】
多制式数字基带发生调制装置
本专利技术涉及一种多制式数字基带发生调制装置。
技术介绍
数字基带发生调制装置广泛使用在电子测试领域的数字化测量领域,但现有的数字基带发生调制装置主要有几个较大的缺陷，以至其不适用于电子测试领域，首先是数字调制格式单一化，只支持一种调制格式或者一种类型的调制格式；然后就是滤波器参数固定化，不能改变；还有就是载波信号过窄，不能满足信号发生器的宽波段；最后就是指标较低，不满足测试领域指标要求。
技术实现思路
本专利技术所要解决的技术问题是提供一种多制式数字基带发生调制装置，该调制装置可以满足多调制格式、持续可变调制速率、可变滤波器设置、高信号质量的信号模拟要求。为解决上述技术问题，本专利技术提供了一种多制式数字基带发生调制装置，其特征为：至少包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元和正交调制器单元；可变时钟输出单元，用于将外部输入的高频时钟信号，输出至各个模块使其变为各个模块的工作时钟信号；伪随机码产生映射单元，利用伪随机噪声序列产生伪随机数据，依据不同的数字调制格式将伪随机数据映射为二进制的数据串；有限长单位冲激响应滤波单元，用于将伪随机码产生映射单元映射生成的数据串进行插值，然后进行FIR成型滤波，消除频谱扩散；插值滤波单元，用于对有限长单位冲激响应滤波单元生成的数据进行CIC插值；数模转换单元，用于将插值滤波单元得到的数字信号转换为模拟信号，并且利用低通滤波器滤除数模转换单元的采样时钟信号；正交调制器单元，用于将基带信号调制到载波上。其中，伪随机码产生映射单元、有限长单位冲激响应滤波单元和插值滤波单元在FPGA(现场可编程门阵列)内部完成，具体按以下步骤进行：1、时钟分频及管理，时钟是本项专利技术的推动器，伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元都需要时钟同步工作。将外部输入的高频率时钟信号，如1GHz,-10±5dBm点频信号输入到DDS进行分频控制得到CLK0，输入到FPGA进行时钟管理，分配出2CLK、CLK、CLK/2、CLK/4、…CLK/2n等各模块工作时钟。2、利用伪随机码产生映射单元的PN(伪噪声)序列产生伪随机数据，并定义全“0”、全“1”及“01”交替等特殊数据源类型；依据不同的数字调制格式将伪随机数据映射为一定长度的二进制数据串，以便后续数据处理。3、有限长单位冲激响应滤波单元将伪随机码产生映射单元映射生成的数据串进行插值，然后进行FIR成型滤波，消除频谱扩散，实现调制信号的高质量,本单元采用可装载方式的FIRIP核，通过装载不同滤波因子，来实现调制可变滤波器的设计目标，简单快捷。4、将有限长单位冲激响应滤波单元生成的数据利用插值滤波单元进行CIC插值，使DAC的采样时钟工作在一定的频率范围内，以便后续低通滤波器滤除采样时钟信号，最终目的是可以实现大跨度码元速率范围内频谱的干净。5、用数模转换单元的DAC将数字信号转换为模拟信号，并设计低通滤波器滤除DAC的采样时钟信号。6、通过正交调制器将基带信号调制到载波上。为了更好的理解本专利技术的
技术实现思路
，以下将本多制式数字基带发生调制装置简称为本调制装置。作为优选，本调制装置还包括查正余弦单元，查正余弦单元用于对有限长单位冲激响应滤波单元处理后数据的频偏参数进行控制，在2FSK、4FSK、MSK等频移键控调制类型时，需要对频偏参数进行控制，相移键控和正交幅度调制不需要此单元。本专利技术介绍了一种用于信号发生器的一种多种调制格式、持续可变调制速率、可变滤波器的数字调制信号发生装置，满足电子测量领域信号发生模拟的多样化需求，该装置在硬件架构固定的情况下，利用现场可编程器件FPGA的灵活性、功能集成性的特点，通过改变对FPGA的控制，实现输出BPSK、QPSK、OQPSK、π/4DQPSK、8PSK、16QAM、32QAM、64QAM、128QAM、2FSK、4FSK、MSK等常见的数字调制格式，RC(升余弦)、RRC(根升余弦)、GAUSS(高斯)等通用数字滤波类型，100Hz～40MHz之间宽跨度任意可变码元速率的数字基带信号，并通过正交调制器调制到600MHz～6000MHz宽带载波上，结合DAC调整调制信号的本振泄露和I/Q幅度不平衡度，调制指标高，控制简单灵活，具有很好的实用性。本专利技术解决了目前数字基带信号发生调制装置数字调制格式单一化、滤波器参数固定化、载波信号过窄、指标较低等问题，有针对性的面向现实电子测量领域的要求，设计了一种多种调制格式、持续可变调制速率、可变滤波器的数字调制信号发生装置，经过实际验证，效果良好。附图说明图1为本专利技术的原理框图。图2为QPSK调制格式星座图。图3为FIR滤波器基本流程图。图4为平方根滤波因子的脉冲响应和幅频响应仿真图。图5为CIC插值滤波器流程图。图6为本专利技术的5阶CIC滤波器的幅频特性。图7为本专利技术的本振泄露和I/Q幅度不平衡对QPSK调制星座图的直观影响。图8为本专利技术的校准前后调制器频谱指标对比图。图9为本专利技术的典型数字调制信号(32QAM)的分析图。具体实施方式如图1所示，本调制装置包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、查正余弦单元、插值滤波单元、数模转换单元和正交调制器单元，其中可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、查正余弦单元和插值滤波单元都设置在现场可编程门阵列内；具体依以下步骤进行：1、可变时钟输出单元，时钟分配是在本项专利技术中一个重要组成，应用于本专利技术的伪随机码产生映射单元、有限长单位冲激响应滤波单元、查正余弦单元、插值滤波单元、数模转换单元，主要设计思路就是将外部输入参考信号利用DDS分频到所需范围内，如8MHz～160MHz，典型DDS的输出频率的计算公式见式(1)，想要得到所需时钟Fo，只需要计算频率控制字FTW。到所需时钟Fo，只需要计算频率控制字FTW。其中，N＝32,SYSCLK为DDS输入时钟，如1GHz等。将DDS输出时钟设为CLK，输入到FPGA进行时钟管理，分配出2CLK、CLK/2、CLK/4、…CLK/2n等等各模块工作时钟。2、伪随机码产生映射单元，利用PN9、PN11、PN15、PN21、PN23等编码规则在时钟作用下循环产生伪随机序列；设置全“0”、全“1”及“01”交替等特殊数据源类型。按照各调制格式星座图，参考图2，图2是QPSK的星座图，用“-1”表示二进制数据“0”，用“1”表示二进制数据“1”，则星座图2上四点可以表示“00”，“01”，“10”，“11”，映射为一定长度的带符号二进制序列便于后续处理。3、有限长单位冲激响应滤波单元(即设计成形滤波器),由于映射产生的是矩形脉冲信号，在传输通过限带信道时会在时间上延伸，每个符号脉冲将延伸到相邻符号的时间间隔内。这会造成符号间干扰，导致接收机在检测一个符号时发生错误的概率增大，信号幅度的突变也会使其占用的频带很宽，不利于传输，同样需要设计脉冲成形滤波器；设计FIR滤波器要考虑奈奎斯特采样定理，上一步骤输出地数据要进行插值处理，再进行FIR成形滤波，该单元采用可装载方式的FIRIPcore，通过装载不同滤波因子，来实现调制可本文档来自技高网...

【技术保护点】
一种多制式数字基带发生调制装置，其特征为：至少包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元和正交调制器单元；可变时钟输出单元，用于将外部输入的高频时钟信号，输出至各个模块使其变为各个模块的工作时钟信号；伪随机码产生映射单元，利用伪随机噪声序列产生伪随机数据，依据不同的数字调制格式将伪随机数据映射为二进制的数据串；有限长单位冲激响应滤波单元，用于将伪随机码产生映射单元映射生成的数据串进行插值，然后进行FIR成型滤波，消除频谱扩散；插值滤波单元，用于对有限长单位冲激响应滤波单元生成的数据进行CIC插值；数模转换单元，用于将插值滤波单元得到的数字信号转换为模拟信号，并且利用低通滤波器滤除数模转换单元的采样时钟信号；正交调制器单元，用于将基带信号调制到载波上。

【技术特征摘要】
1.一种多制式数字基带发生调制装置，其特征为：至少包括可变时钟输出单元、伪随机码产生映射单元、有限长单位冲激响应滤波单元、插值滤波单元、数模转换单元和正交调制器单元；可变时钟输出单元，用于将外部输入的高频时钟信号，输出至各个模块使其变为各个模块的工作时钟信号；伪随机码产生映射单元，利用伪随机噪声序列产生伪随机数据，依据不同的数字调制格式将伪随机数据映射为二进制的数据串；有限长单位冲激响应滤波单元，用于将伪随机码产生...

【专利技术属性】
技术研发人员：周建烨，铁奎，凌云志，黄武，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：安徽;34