一种三电平半导体模块、叠层铜排、相单元电路及变换器制造技术

本申请提供一种三电平半导体模块、叠层铜排、相单元电路及变换器，包括采用PrimePack3封装形式的第一模块及第二模块；每个模块中包括一个钳位二极管和两个开关管，及其外壳；相比现有技术中由两单元组成的三个模块数量少，解决了现有技术结构复杂及成本高的问题。

【技术实现步骤摘要】
【专利摘要】本申请提供一种三电平半导体模块、叠层铜排、相单元电路及变换器，包括采用PrimePack3封装形式的第一模块及第二模块；每个模块中包括一个钳位二极管和两个开关管，及其外壳；相比现有技术中由两单元组成的三个模块数量少，解决了现有技术结构复杂及成本高的问题。【专利说明】一种三电平半导体模块、叠层铜排、相单元电路及变换器
本专利技术涉及变换器
，尤其涉及一种三电平半导体模块、叠层铜排、相单元电路及变换器。
技术介绍
二极管箝位I字形三电平拓扑因为实现了低压器件的高压应用，在中高压变频器、风电、SVG静止无功补偿装置等中高压领域应用广泛。但1700V电压等级的IGBT (Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)作为功率开关器件组成的三电平拓扑中，目前IGBT厂家并没有推出针对三电平拓扑的IGBT模块，他们推出了由通用的两单元IGBT模块组成的三电平拓扑，每一相是由三个两单元IGBT模块组成，如图1所示。这种使用通用两单元模块组成的三电平拓扑存在模块数量多，体积大(1700V电压等级的IGBT体积较大)，结构铜排设计复杂，在长换流回路中，电流会流过3个IGBT模块和4段铜排，结构复杂会造成回路的杂散电感大，由杂散电感产生的IGBT的关断尖峰高等缺点。同时电路结构复杂使得封装及连接铜排的成本增加。
技术实现思路
有鉴于此，本专利技术提供了一种三电平半导体模块、叠层铜排、相单元电路及变换器，以解决现有技术结构复杂及成本高的问题。 为了实现上述目的，本专利技术实施例提供的技术方案如下: —种三电平半导体模块，其特征在于，包括:均采用PrimePack3封装形式的第一模块及第二模块；其中，所述第一模块包括:上桥臂电路及容纳所述上桥臂电路的第一外壳；所述第二模块包括:下桥臂电路及容纳所述下桥臂电路的第二外壳；其中: 所述上桥臂电路包括:第一钳位二极管、第一开关管及第二开关管；所述第一钳位二极管的阴极分别与所述第一开关管的发射极以及所述第二开关管的集电极相连； 所述下桥臂电路包括:第二钳位二极管、第三开关管及第四开关管；所述第二钳位二极管的阳极分别与所述第三开关管的发射极以及所述第四开关管的集电极相连； 所述第二开关管的发射极与所述第三开关管的集电极相连，连接点为所述三电平半导体模块的交流输入或输出端；所述第一钳位二极管的阳极与所述第二钳位二极管的阴极相连，连接点为所述三电平半导体模块的母线中点；所述第一开关管的集电极为所述三电平半导体模块的母线正极；所述第四开关管的发射极为所述三电平半导体模块的母线负极。 优选的，所述第一开关管、所述第二开关管、所述第三开关管及所述第四开关管均包括逆并联连接的1700V/1000A绝缘栅双极型晶体管和续流二极管。 优选的，所述第一外壳包括: 设置于所述第一外壳的边角上的螺钉座； 设置于所述第一外壳顶部中央区域的主电路端子； 设置于所述第一外壳顶部边缘区域的控制端子； 所述主电路端子上设置有: 用于与所述交流输入或输出端相连的8引脚； 用于与所述母线中点相连的9引脚和11引脚； 用于与所述母线正极相连的10引脚和12引脚。 优选的，所述第二外壳包括: 设置于所述第二外壳的边角上的螺钉座； 设置于所述第二外壳顶部中央区域的主电路端子； 设置于所述第二外壳顶部边缘区域的控制端子； 所述主电路端子上设置有: 用于与所述交流输入或输出端相连的8引脚； 用于与所述母线中点相连的9引脚和11引脚； 用于与所述母线负极相连的10引脚和12引脚。 一种叠层铜排，所述叠层铜排应用于上述任一项所述的三电平半导体模块，所述叠层铜排包括: 设置有所述母线中点的连接点、用于与所述三电平半导体模块的母线中点相连的第一层中点铜排； 设置有所述母线正极的连接点、用于与所述三电平半导体模块的母线正极相连的第二层正铜排； 设置有所述母线负极的连接点、用于与所述三电平半导体模块的母线负极相连的第二层负铜排； 设置有所述交流输入或输出端的连接点、用于与所述三电平半导体模块的交流输入或输出端相连的第二层输入或输出铜排。 优选的，所述第二层正铜排、所述第二层负铜排和所述第二层输入或输出铜排位于同一平面，并分别通过绝缘膜彼此隔离。 优选的，所述第一层中点铜排、所述第二层正铜排、所述第二层负铜排及所述第二层输入或输出铜排通过绝缘膜隔离后压合在一起。 优选的，所述叠层铜排为L形，所述第一层中点铜排为左右对称L形；所述第二层正铜排与所述第二层负铜排均为L形且形状对称，所述第二层输入或输出铜排为左右对称形状。 优选的，所述叠层铜排中伸出母线中点连接端、母线正极连接端和母线负极连接端的一面用于连接电容，所述叠层铜排中伸出所述交流输入或输出端的连接端的另一面用于连接所述三电平半导体模块。 —种相单元电路，包括电容、上述任一项所述的三电平半导体模块及上述任一项所述的叠层铜排，所述叠层铜排与所述电容、所述三电平半导体模块相连接。 —种变换器，包括三个所述的相单元电路，以及一个三层铜排；所述三层铜排的一层与所述三个相单元电路的第二层正铜排相连，所述三层铜排的另一层与所述三个相单元电路的第一层中点铜排相连，所述三层铜排的第三层与所述三个相单元电路的第二层负铜排相连。 本申请提供一种三电平半导体模块，包括采用PrimePaCk3封装形式的第一模块及第二模块；每个模块中包括一个钳位二极管和两个开关管，及其外壳；相比现有技术中由两单元组成的三个模块数量少，解决了现有技术结构复杂及成本高的问题。 【专利附图】【附图说明】 为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。 图1为现有技术提供的一种三电平拓扑的单相电路示意图； 图2为本申请实施例提供的一种三电平半导体模块的电路示意图； 图3为本申请另一实施例提供的一种外壳不意图； 图4为本申请另一实施例提供的一种萱层铜排不意图； 图5为本申请另一实施例提供的一种相单兀电路不意图； 图6为本申请另一实施例提供的一种变换器结构图。 【具体实施方式】 下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。 本专利技术提供了一种三电平半导体模块，以解决现有技术结构复杂及成本高的问题。 具体的，所述三电平半导体模块包括:均采用PrimePack3封装形式的第一模块及第二模块；其中，所述第一模块包括:上桥臂电路及容纳所述上桥臂电路的第一外壳；所述第二模块包括:下桥臂电路及容纳所述下桥臂电路的第二外壳；其中: 如图2所示，上桥臂电路101包括:第一钳位二极管D1、第一开关管Ql及第二开关管Q2 ;第一钳位二极管Dl的阴极分别与第一开关本文档来自技高网...

【技术保护点】
一种三电平半导体模块，其特征在于，包括：均采用PrimePack3封装形式的第一模块及第二模块；其中，所述第一模块包括：上桥臂电路及容纳所述上桥臂电路的第一外壳；所述第二模块包括：下桥臂电路及容纳所述下桥臂电路的第二外壳；其中：所述上桥臂电路包括：第一钳位二极管、第一开关管及第二开关管；所述第一钳位二极管的阴极分别与所述第一开关管的发射极以及所述第二开关管的集电极相连；所述下桥臂电路包括：第二钳位二极管、第三开关管及第四开关管；所述第二钳位二极管的阳极分别与所述第三开关管的发射极以及所述第四开关管的集电极相连；所述第二开关管的发射极与所述第三开关管的集电极相连，连接点为所述三电平半导体模块的交流输入或输出端；所述第一钳位二极管的阳极与所述第二钳位二极管的阴极相连，连接点为所述三电平半导体模块的母线中点；所述第一开关管的集电极为所述三电平半导体模块的母线正极；所述第四开关管的发射极为所述三电平半导体模块的母线负极。

【技术特征摘要】

【专利技术属性】
技术研发人员：申大力，
申请(专利权)人：深圳市英威腾电气股份有限公司，
类型：发明
国别省市：广东;44