一种基于FPGA的嵌入式处理器动态配置电路及方法技术

本发明专利技术公开了一种基于FPGA的嵌入式处理器动态配置电路及方法，通过FPGA的用户IO与嵌入式处理器的复用配置、上电复位、硬复位和软复位等相关管脚相连，利用FPGA产生嵌入式处理器所需要的配置时序。通过FPGA和上位机通讯，解析出串口数据包中的配置嵌入式处理器的上电配置字，实现了由FPGA产生嵌入式处理器需要的配置时序，完成了对嵌入式处理器的动态配置，解决了以往嵌入式处理器需要固定的上下拉电阻配置，当需要改变配置时，需要断电，从机箱中拔出嵌入式模块，人工改变配置电阻焊接状态的繁琐处理弊端，提高了嵌入式处理器的使用灵活性。

【技术实现步骤摘要】

本专利技术属于嵌入式计算机技术，具体涉及一种基于FPGA的嵌入式处理器动态配置电路及方法。
技术介绍
嵌入式处理器已经广泛的应用在工业、医疗、航空、航天等领域。嵌入式处理器完成对外部传感器的数据进行解算，在特定的要求时间内完成特定的处理算法，实时性很高。正是由于其广阔的使用范围，嵌入式处理器的上电也提供了多种配置选择，这些选择即为上电配置字，上电配置字主要包括以下几个方面：(1)时钟模式和时钟频率；(2)Boot配置，也就是从嵌入式处理器的哪个接口进行Boot，是Nor Flash还是NAND Flash，以及Boot的地址等；(3)PCI Bus的一些配置；(4)大小端模式配置，Boot的位宽、频率等信息；(5)上电复位、硬复位及软复位的相关时序参数。目前的嵌入式处理控制模块对于上电配置字的处理一般都是通过上下拉电阻的选焊，来改变嵌入式处理器的上电配置，需要将嵌入式处理模块断电，人工使用电烙铁进行选焊电阻的焊装，费时，可靠性也比较低。专利技术内容本专利技本文档来自技高网...

【技术保护点】
一种基于FPGA的嵌入式处理器动态配置电路，其特征在于：包括被配置的嵌入式处理器和与其配置管脚电平标准兼容的FPGA,嵌入式处理器的上电配置管脚、上电复位管脚、硬复位管脚、软复位管脚与FPGA的对应I/O管脚连接在一起；所述FPGA用于与上位机通讯连接以获取上位机的配置、控制信息，同时FPGA根据嵌入式处理器的配置要求产生相应复位状态的不同配置时序对嵌入式处理器进行配置。

【技术特征摘要】
1.一种基于FPGA的嵌入式处理器动态配置电路，其特征在于：包括被
配置的嵌入式处理器和与其配置管脚电平标准兼容的FPGA,嵌入式处理器的
上电配置管脚、上电复位管脚、硬复位管脚、软复位管脚与FPGA的对应I/O
管脚连接在一起；所述FPGA用于与上位机通讯连接以获取上位机的配置、控
制信息，同时FPGA根据嵌入式处理器的配置要求产生相应复位状态的不同配
置时序对嵌入式处理器进行配置。
2.根据权利要求1所述的基于FPGA的嵌入式处理器动态配置电路，其
特征在于：所述FPGA与外接的平台Flash连接以加载用户配置程序。
3.根据权利要求1或2所述的基于FPGA的嵌入式处理器动态配置电路，
其特征在于：所述FPGA通过RS232驱动芯片与上位机通讯连接。
4.一种基于FPGA的嵌入式处理器动态配置方法，其特征在于，包括如
下步骤：
(1)嵌入式处理器上电初始，FPGA加载配置程序；
(2)若FPGA在设定时间内收到上位机的配置字消息，则更新默认的上
电配置字，若没有收到，则采用默认的上电配置字；
(3)FPGA提取上电配置字，根据嵌入式处理器的配置要求产生相应复位
状态的不同配置时序对嵌入式处理器进行配置。
5.根据权利要求4所述的基于FPGA的嵌入式处理器动态配置方法，其
特征在于：配置时序完成后，FPGA将产生的配置字消息包发送给上位机，告

【专利技术属性】
技术研发人员：李明利，王振伟，陈超，郭明辉，
申请(专利权)人：中国航空工业集团公司洛阳电光设备研究所，
类型：发明
国别省市：河南;41