时钟恢复电路、数据接收装置以及数据发送与接收系统制造方法及图纸

本发明专利技术公开了用于从时钟嵌入数据信号(Clock Embedded Data Signal)中恢复时钟信号的时钟恢复电路、用于从时钟嵌入数据信号中恢复时钟信号和数据信号的数据接收装置以及改进了时钟嵌入数据信号的协议的数据发送与接收系统。数据发送与接收系统包括配置成发送在数据信号中嵌入(Embed)嵌入式时钟信号而形成的时钟嵌入数据信号的数据发送装置；以及配置成从时钟嵌入数据信号中恢复与嵌入式时钟信号对应的时钟信号的数据接收装置。

【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及时钟恢复，更具体地，涉及从时钟嵌入数据信号(Clock Embedded Data Signal)恢复时钟信号的时钟恢复电路，从时钟嵌入数据信号中恢复时钟信号和数据信号的数据接收装置，以及改进时钟嵌入数据信号的协议的数据发送与接收系统。
技术介绍
近来，显示装置趋向于轻量且低功耗。尤其是，诸如LCD(Liquid Crystal Display，液晶显示器)、PDP(Plasma Display Panel，等离子显示面板)和OELD(Organic Electro-Luminescence Display，有机电致发光显示器)的平板显示装置正在被普及。平板显示装置包括数据接收装置，其将用于呈现图像的信号提供给显示面板。数据接收装置被配置成使用能够高速传输数据的同时降低电磁波干扰的差分信号传输机制作为用于信号传输的接口技术，例如，微型LVDS(Low Voltage Differential Signaling，低压差分信令)机制和RSDS(Reduced Swing Differential Signaling，低摆幅差分信令)机制。上述的差分信号传输机制通常被实现成单独地接收用于数据恢复中的时钟信号和用于呈现图像的数据信号。然而，在单独地传输时钟信号和数据信号的差分信号传输机制的情况下，可能在用于传输时钟信号的线路中发生阻抗失配(Impedance Miss-Match)。当因阻抗失配而导致用于传输时钟信号的线路中生成反射波时，则存在着因所述反射波而导致信号畸变和电磁波干扰(EMI)增加的问题。为了解决上述问题，数据接收装置可使用利用了在数据信号中嵌入时钟信号而形成的信号的接口技术。在数据信号嵌入时钟信号而形成的信号可被定义为时钟嵌入数据信号(Embedded Data Signal)。在时钟嵌入数据信号中，虚拟数据(Dummy Data)和时钟信号在数据信号之间被嵌入在一起。在使用时钟嵌入数据信号的情况下，时钟信号的恢复可通过在虚拟数据之后检测嵌入式时钟信号的时钟边沿(Edge)状态而实现。传统的数据接收装置使用嵌入式时钟信号的时钟边沿被固定至上升边沿或下降边沿的时钟嵌入数据信号。因此，在用于将发送侧和接收侧接合以接收数据的装置中难以防止电磁波干扰(EMI)以指定频率增加。因此，不易受电磁干扰的时钟嵌入数据信号的协议的提议以及能够对应于改变的协议恢复时钟信号的时钟恢复技术的提议在该领域是需要的。
技术实现思路
技术问题本专利技术所要解决的技术问题在于提供数据发送与接收系统，其具有能够对嵌入时钟嵌入数据信号中的时钟信号的时钟边沿进行加扰以降低电磁波干扰的影响的改进的协议。此外，本专利技术所要解决的另一技术问题在于提供时钟恢复电路，其能够使用延时锁定环路从时钟嵌入数据信号中恢复时钟信号。此外，本专利技术所要解决的又另一技术问题在于提供时钟恢复电路，其能够从包括具有经加扰的时钟边沿的嵌入式时钟信号的时钟嵌入数据信号中恢复时钟信号。此外，本专利技术所要解决的又另一技术问题在于提供时钟恢复电路和数据接收装置，其能够在延时锁定环路的时钟被锁定后接收包括具有经加扰的时钟边沿的嵌入式时钟信号的时钟嵌入数据信号并且能够从所述时钟嵌入数据信号中恢复时钟信号。此外，本专利技术所要解决的又另一技术问题在于提供数据接收装置，其能够从包括具有经加扰的时钟边沿的嵌入式时钟信号的时钟嵌入数据信号中恢复时钟信号并且能够使用在恢复所述时钟信号的过程中生成的采样时钟信号从所述时钟嵌入数据信号中恢复数据信号。技术方案用于实现上述技术问题的根据本专利技术的数据发送与接收系统可包括数据发送装置和数据接收装置，其中，所述数据发送装置配置成将各个嵌入式时钟信号的时钟边沿分别加扰为上升和下降中的任一个随机状态并发送在数据信号中嵌入(Embed)所述嵌入式时钟信号而形成的时钟嵌入数据信号，所述数据接收装置配置成从所述时钟嵌入数据信号中恢复与所述嵌入式时钟信号对应的时钟信号。此外，根据本专利技术的数据接收装置，其特征在于，包括电压控制延时器、延时控制电路和时钟发生器，其中，所述电压控制延时器配置成对第一主时钟信号或第二主时钟信号进行延时以生成具有时间差的延时时钟信号，所述延时控制电路配置成反馈所述延时时钟信号的一部分并对应于反馈的所述延时时钟信号的相位差来控制所述第一主时钟信号或所述第二主时钟信号在所述电压控制延时器中待被延时的延时时间，所述时钟发生器配置成使用时钟被锁定之前的第一时钟嵌入数据信号执行所述第一主时钟信号的恢复、以及使用时钟被锁定之后的第二时钟嵌入数据信号执行所述第二主时钟信号的恢复，并且从包括具有经加扰的时钟边沿的嵌入式时钟信号的所述第二时钟嵌入数据信号中检测嵌入式时钟信号的所述时钟边沿，并在检测到所述时钟边沿之后通过顺序地执行下拉和上拉来执行用于恢复所述第二主时钟信号的解扰，并且所述时钟发生器使用所述延时时钟信号来控制所述时钟边沿的检测、所述下拉和所述上拉。此外，根据本专利技术的时钟恢复电路，其特征在于，包括时钟嵌入数据处理电路、遮蔽电路、第一反相器、第二反相器、下拉电路、下拉-上拉电路和控制信号发生器，其中，所述时钟嵌入数据处理电路配置成在时钟被锁定之后接收嵌入式时钟信号的时钟边沿分别加扰为上升和下降中的任一个随机状态的时钟嵌入数据信号，并执行包括与所述时钟嵌入数据信号的各个时钟边沿对应的边沿脉冲的边沿检测信号的输出，所述遮蔽电路配置成使用通过对主时钟信号延时而形成并具有时间差的延时时钟信号来生成遮蔽信号，并且通过所述遮蔽信号对所述边缘检测信号进行遮蔽以选择性地传输与所述嵌入式时钟信号的所述时钟边沿对应的边缘脉冲，所述第一反相器配置成对所述边沿脉冲进行反相并输出所产生的信号，所述第二反相器连接至所述第一反相器的输出端子，所述下拉电路配置成通过在所述遮蔽信号禁用后启用的第一下拉信号对所述第一反相器的输入端子进行固定，所述下拉-上拉电路配置成在所述第二反相器通过与所述嵌入式时钟信号的所述时钟边沿对应的边沿脉冲驱动后顺序地执行通过第二下拉信号保持所述第二反相器的驱动状态的下拉和通过第一上拉信号改变所述第二反相器的驱动状态的上拉，所述控制信号发生器配置成使用所述延时时钟信号提供所述第一下拉信号和所述第二下拉信号以及所述第一上拉信号。有益效果根据本专利技术，能够通过对嵌入式时钟信号的时钟边沿本文档来自技高网...

【技术保护点】
一种数据发送与接收系统，包括：数据发送装置，配置成将各个嵌入式时钟信号的时钟边沿分别加扰为上升和下降中的任一个随机状态，并发送在数据信号中嵌入(Embed)所述嵌入式时钟信号而形成的时钟嵌入数据信号；以及数据接收装置，配置成从所述时钟嵌入数据信号中恢复与所述嵌入式时钟信号对应的时钟信号。

【技术特征摘要】
【国外来华专利技术】2012.07.06 KR 10-2012-00738571.一种数据发送与接收系统，包括：
数据发送装置，配置成将各个嵌入式时钟信号的时钟边沿分别加
扰为上升和下降中的任一个随机状态，并发送在数据信号中嵌入
(Embed)所述嵌入式时钟信号而形成的时钟嵌入数据信号；以及
数据接收装置，配置成从所述时钟嵌入数据信号中恢复与所述嵌
入式时钟信号对应的时钟信号。
2.根据权利要求1所述的数据发送与接收系统，其中，
所述数据发送装置将虚拟数据包含在所述数据信号中所包含的数
据与所述嵌入式时钟信号之间，并发送所述时钟嵌入数据信号。
3.根据权利要求1所述的数据发送与接收系统，其中，所述数据
接收装置包括：
时钟恢复单元，包括延时锁定环路，并且配置成在所述延时锁定
环路的时钟被锁定之后从所述时钟嵌入数据信号中检测所述嵌入式时
钟信号的时钟边沿并且在检测到的所述时钟边沿之后顺序地执行下拉
和上拉来生成主时钟信号，并且输出从所述主时钟信号和延时时钟信
号中选择的一部分作为采样时钟信号，其中所述延时时钟信号为通过
对所述主时钟信号进行延时而生成的并且具有彼此不同的相位；以及
串行-并行转换器，配置成使用所述采样时钟信号从所述时钟嵌入
数据信号中恢复数据信号。
4.一种数据接收装置，包括：
电压控制延时器，配置成对第一主时钟信号或第二主时钟信号进
行延时以生成具有时间差的延时时钟信号；
延时控制电路，配置成反馈所述延时时钟信号的一部分，并对应
于反馈的所述延时时钟信号的相位差，控制所述第一主时钟信号或所
述第二主时钟信号在所述电压控制延时器中待被延时的延时时间；以

\t及
时钟发生器，配置成使用时钟被锁定之前的第一时钟嵌入数据信
号执行所述第一主时钟信号的恢复，以及使用时钟被锁定之后的第二
时钟嵌入数据信号执行所述第二主时钟信号的恢复，从包括具有经加
扰的时钟边沿的嵌入式时钟信号的所述第二时钟嵌入数据信号中检测
嵌入式时钟信号的时钟边沿，在检测到所述时钟边沿之后通过顺序地
执行下拉和上拉来执行用于恢复所述第二主时钟信号的解扰，并且使
用所述延时时钟信号来控制所述时钟边沿的检测、所述下拉和所述上
拉。
5.根据权利要求4所述的数据接收装置，其中，
所述时钟发生器接收所述第二时钟嵌入数据信号，其中所述第二
时钟嵌入数据信号中的所述嵌入式时钟信号的时钟边沿分别被加扰为
上升和下降中的任一个随机状态。
6.根据权利要求4所述的数据接收装置，其中，
所述时钟发生器对所述第一时钟嵌入数据信号进行缓冲以恢复所
述第一主时钟信号。
7.根据权利要求4所述的数据接收装置，其中，所述时钟发生器
包括：
时钟嵌入数据处理电路，配置成根据所述时钟被锁定与否，选择
性地执行经延时的第一时钟嵌入数据信号的输出和包括与所述第二时
钟嵌入数据信号的各个时钟边沿对应的边沿脉冲的边沿检测信号的输
出；
遮蔽电路，配置成使用所述延时时钟信号生成遮蔽信号，并在所
述时钟被锁定的状态下通过所述遮蔽信号对所述边沿检测信号进行遮
蔽以选择性地传输与所述嵌入式时钟信号的时钟边沿对应的边沿脉
冲；
第一反相器，配置成对经由所述遮蔽电路传输的第一时钟嵌入数

\t据信号或所述边沿脉冲进行反相，并输出经反相的信号；
第二反相器，连接至所述第一反相器的输出端子；
下拉电路，配置成在所述时钟被锁定的状态下，通过在所述遮蔽
信号禁用后启用的第一下拉信号对所述第一反相器的输入端子进行固
定；
下拉-上拉电路，配置成在所述时钟被锁定的状态下，在所述第二
反相器通过与所述嵌入式时钟信号的时钟边沿对应的边沿脉冲驱动
后，顺序地执行通过第二下拉信号保持所述第二反相器的驱动状态的
下拉以及通过第一上拉信号改变所述第二反相器的驱动状态的上拉；
以及
控制信号发生器，配置成使用所述延时时钟信号提供所述第一下
拉信号和所述第二下拉信号以及所述第一上拉信号。
8.根据权利要求7所述的数据接收装置，...

【专利技术属性】
技术研发人员：韩允泽，吴洸一，
申请(专利权)人：硅工厂股份有限公司，
类型：发明
国别省市：韩国;KR