一种自适应的多时钟产生装置及方法制造方法及图纸

本发明专利技术涉及一种自适应的多时钟产生装置及方法，属于电子测量仪器的时钟产生领域，本发明专利技术采用了简单的“锁相环锁相和分频”和“数字模拟转换器调谐和分频”方式，就实现了一种能够提供多种频率和逻辑电平的时钟的解决方案。实现了“时钟分频部分”的复用，进而减小了体积、降低了功耗。本发明专利技术适用于“存在外部参考信号输入”和“无外部参考信号输入”二种模式，能够自动检测外部参考信号并且进行切换，较为全面的考虑了时钟产生技术的外部环境，也能够进行多种逻辑电平的转换，具有较强的通用性，降低了成本。

【技术实现步骤摘要】

本专利技术属于电子测量仪器的时钟产生领域，具体涉及。
技术介绍
在电子测量仪器中，高精度的时钟产生技术是一个关键技术。利用对参考信号源进行分频、倍频、混频、锁相、滤波，产生所需要的各种时钟。此技术在频谱仪、矢量网络分析仪、信号源分析仪、信号发生器、接收机等通用台式仪器中都得到了应用。在电子测量仪器中，普遍使用一种或者多种时钟，用来采样、编码、解调、同步、通讯、锁相等等。这往往需要设计多种电路或模块来产生各种逻辑电平的高精度的时钟。一种电路或模块只实现单一或者少量时钟的产生。 现有的时钟产生技术方案，由中央处理器及现场可编程门阵列/复杂可编程逻辑器件控制电路、参考信号源发生电路、倍频/分频/混频/锁相/滤波电路以及逻辑电平调理及输出电路组成。根据中央处理器的命令，现场可编程门阵列/复杂可编程逻辑器件进行解析发出控制指令，依次启动参考信号源发生电路、倍频/分频/混频/锁相/滤波电路、逻辑电平调理及输出电路，来实现时钟的产生。 现有的参考信号源发生电路一般是由晶体振荡器来产生高质量的参考信号输出。 现有的倍频/分频/混频/锁相/滤波电路，先对输入信号进行倍频/分频/混频或锁相来改变时钟频率，再进行滤波处理，滤除带外信号，提取有用信号，从而提高了信号的纯度，改善了信号质量。 现有的逻辑电平调理及输出电路，是对输入信号进行电平调理转换成某种逻辑电平形式后输出。 现有技术对台式电子测量仪器能较好的解决问题，而对便携式仪器的应用有如下不足: 1.功耗偏大，占有的体积也偏大，多路不同时钟的产生需要多路电路来实现，便携式仪器难以承受； 2.晶体振荡器的价格不低，对价格敏感的便携式仪器来说，也是一个问题； 3.通用性较差，不同仪器需要的时钟的频率不同、逻辑电平不同，需要重复设计。
技术实现思路
本专利技术的目的在于提供，能够提供多种频率和逻辑电平的时钟，解决了现有技术功耗较大、占有体积较大、成本较高、通用性较差等问题。 为解决上述技术问题，本专利技术采用以下技术方案予以实现: 一种自适应的多时钟产生装置， 包括数字模拟转换模块、内部时钟产生模块、时钟调理模块、电平调理模块、外部参考信号检测模块以及开关控制和参数设置模块； 所述数字模拟转换模块，用于转换中央处理器送来的数字信号为模拟信号，并且进行放大和滤波； 所述内部时钟产生模块与所述数字模拟转换模块相连，用于产生内部时钟信号； 所述时钟调理模块与所述内部时钟产生模块相连，用于对内部时钟信号进行处理； 所述电平调理模块与所述时钟调理模块相连，用于对内部时钟信号进行处理以及输入外部参考信号给所述时钟调理模块； 所述外部参考信号检测模块与所述时钟调理模块相连，用于检测外部参考信号是否输入； 所述开关控制和参数设置模块，与所述数字模拟转换模块、所述内部时钟产生模块、所述时钟调理模块及所述电平调理模块相连，用于对所述数字模拟转换模块的参数设置、对所述内部时钟产生模块进行开关控制、对所述时钟调理模块进行参数设置以及对所述电平调理模块进行参数设置和开关控制。 优选地，所述数字模拟转换模块包括数字模拟转换电路、数字模拟滤波电路和放大电路，所述数字模拟转换电路用于将中央处理器送来的数字信号转换为模拟信号，所述数字模拟滤波电路和放大电路与所述数字模拟转换电路相连，用于对模拟信号进行滤波和放大。 优选地，所述内部时钟产生模块包括内部时钟产生开关电路和内部时钟产生电路，所述内部时钟产生开关电路与所述数字模拟滤波电路和放大电路相连，用于选通或关断滤波放大后的信号，所述内部时钟产生电路与所述内部时钟产生开关电路相连，用于产生时钟信号并且可以通过调谐对时钟信号进行频率调整。 优选地，所述时钟调理模块包括时钟分频电路和锁相电路，所述时钟分频电路与所述内部时钟产生电路相连，用于对时钟信号进行分频、延时处理，所述锁相电路与所述外部参考信号检测模块、所述外部输入/内部输出开关电路、所述内部时钟产生电路以及所述内部时钟产生开关电路分别相连。 优选地，所述电平调理模块包括电平调理电路、外部输入/内部输出开关电路和内部输出开关电路，所述电平调理电路与所述时钟分频电路相连，用于对时钟信号进行逻辑电平转换，所述外部输入/内部输出开关电路与所述电平调理电路相连，用于选通或关断输出时钟信号到外部，所述外部输入/内部输出开关电路还与外部参考信号相连，用于选通或关断外部参考信号的输入，同时用于防护外部静电对内部的损害，所述内部输出开关电路与所述电平调理电路相连，用于选通或关断输出时钟信号到内部。 优选地，所述锁相电路包括第一分频器、第二分频器、鉴频/鉴相器、电荷泵和低通滤波器，所述第一分频器与所述外部输入/内部输出开关电路相连，所述第一分频器、鉴频/鉴相器、电荷泵和低通滤波器依次相连，所述第二分频器与所述内部时钟产生电路相连，所述第二分频器、鉴频/鉴相器、电荷泵和低通滤波器依次相连，所述低通滤波器与所述内部时钟产生开关电路相连。 此外，本专利技术还提到一种自适应的多时钟产生方法，该方法采用上述的一种自适应的多时钟产生装置，包括以下步骤: 步骤1:自动的检测外部参考信号是否存在； 步骤2:若存在外部参考信号，对外部参考信号进行跟踪，产生时钟； 步骤3:若没有外部参考信号，根据中央处理器输入对时钟产生进行调谐，产生时钟。 优选地，在步骤1中，包括 步骤1.1:关断所述外部输入/内部输出开关电路与所述电平调理电路的连接，关断所述内部时钟产生开关电路与所述数字模拟滤波电路和放大电路的连接，选通所述外部输入/内部输出开关电路与外部参考信号的连接； 步骤1.2:将所述外部参考信号检测模块与所述锁相电路相连； 步骤1.3:将所述开关控制和参数设置模块与所述数字模拟转换模块、所述内部时钟产生模块、所述时钟调理模块及所述电平调理模块相连； 步骤1.4:选通所述锁相电路中的所述第一分频器与所述外部输入/内部输出开关电路的连接，选通所述内部时钟产生开关电路与所述锁相电路中的所述低通滤波器的连接，将所述内部时钟产生电路与所述内部时钟产生开关电路相连，选通所述内部时钟产生电路与所述锁相电路中的所述第二分频器的连接； 步骤1.5:选通外部参考信号由所述外部输入/内部输出开关电路输入，所述锁相电路、所述内部时钟产生开关电路和所述内部时钟产生电路构成的锁相环路，用来实现对外部参考信号的跟踪；所述外部参考信号检测模块对所述锁相电路进行检测； 步骤1.6:所述外部参考信号检测模块检测到确实存在外部参考信号输入时，自动切换进入步骤2 ；所述外部参考信号检测模块没有检测到外部参考信号输入时，自动切换进入步骤3。 优选地，在步骤2中，包括 步骤2.1:将所述内部时钟产生电路与所述时钟分频电路相连，通过所述开关控制和参数设置模块对所述时钟分频电路进行参数配置，所述时钟分频电路对时钟信号进行分频和延时处理； 步骤2.2:将所述时钟分频电路与所述电平调理电路相连，通过所述开关控制和参数设置模块对所述电平调理电路进行参数设置，所述电平调理电路对时钟信号进行逻辑电平转换； 步骤2.3:选通所述电平调理电路与所述内部输出开关电路的连接，输出时钟到内部； 步骤2.4:时钟产本文档来自技高网...

【技术保护点】
一种自适应的多时钟产生装置，其特征在于，包括数字模拟转换模块、内部时钟产生模块、时钟调理模块、电平调理模块、外部参考信号检测模块以及开关控制和参数设置模块；所述数字模拟转换模块，用于转换中央处理器送来的数字信号为模拟信号，并且进行放大和滤波；所述内部时钟产生模块与所述数字模拟转换模块相连，用于产生内部时钟信号；所述时钟调理模块与所述内部时钟产生模块相连，用于对内部时钟信号进行处理；所述电平调理模块与所述时钟调理模块相连，用于对内部时钟信号进行处理以及输入外部参考信号给所述时钟调理模块；所述外部参考信号检测模块与所述时钟调理模块相连，用于检测外部参考信号是否输入；所述开关控制和参数设置模块，与所述数字模拟转换模块、所述内部时钟产生模块、所述时钟调理模块及所述电平调理模块分别相连，用于对所述数字模拟转换模块的参数设置、对所述内部时钟产生模块进行开关控制、对所述时钟调理模块进行参数设置以及对所述电平调理模块进行参数设置和开关控制。

【技术特征摘要】
1.一种自适应的多时钟产生装置，其特征在于，包括数字模拟转换模块、内部时钟产生模块、时钟调理模块、电平调理模块、外部参考信号检测模块以及开关控制和参数设置模块； 所述数字模拟转换模块，用于转换中央处理器送来的数字信号为模拟信号，并且进行放大和滤波； 所述内部时钟产生模块与所述数字模拟转换模块相连，用于产生内部时钟信号； 所述时钟调理模块与所述内部时钟产生模块相连，用于对内部时钟信号进行处理； 所述电平调理模块与所述时钟调理模块相连，用于对内部时钟信号进行处理以及输入外部参考信号给所述时钟调理模块； 所述外部参考信号检测模块与所述时钟调理模块相连，用于检测外部参考信号是否输A ； 所述开关控制和参数设置模块，与所述数字模拟转换模块、所述内部时钟产生模块、所述时钟调理模块及所述电平调理模块分别相连，用于对所述数字模拟转换模块的参数设置、对所述内部时钟产生模块进行开关控制、对所述时钟调理模块进行参数设置以及对所述电平调理模块进行参数设置和开关控制。2.根据权利要求1所述的一种自适应的多时钟产生装置，其特征在于，所述数字模拟转换模块包括数字模拟转换电路、数字模拟滤波电路和放大电路，所述数字模拟转换电路用于将中央处理器送来的数字信号转换为模拟信号，所述数字模拟滤波电路和放大电路与所述数字模拟转换电路相连，用于对模拟信号进行滤波和放大。3.根据权利要求1所述的一种自适应的多时钟产生装置，其特征在于，所述内部时钟产生模块包括内部时钟产生开关电路和内部时钟产生电路,所述内部时钟产生开关电路与所述数字模拟滤波电路放大电路相连，用于选通或关断滤波放大后的信号，所述内部时钟产生电路与所述内部时钟产生开关电路相连，用于产生时钟信号并且可以通过调谐对时钟信号进行频率调整。4.根据权利要求1所述的一种自适应的多时钟产生装置，其特征在于，所述时钟调理模块包括时钟分频电路和锁相电路，所述时钟分频电路与所述内部时钟产生电路相连，用于对时钟信号进行分频、延时处理，所述锁相电路与所述外部参考信号检测模块、所述外部输入/内部输出开关电路、所述内部时钟产生电路以及所述内部时钟产生开关电路分别相连。5.根据权利要求1所述的一种自适应的多时钟产生装置，其特征在于，所述电平调理模块包括电平调理电路、外部输入/内部输出开关电路和内部输出开关电路，所述电平调理电路与所述时钟分频电路相连，用于对时钟信号进行逻辑电平转换，所述外部输入/内部输出开关电路与所述电平调理电路相连，用于选通或关断输出时钟信号到外部，所述外部输入/内部输出开关电路还与外部参考信号相连，用于选通或关断外部参考信号的输入，同时用于防护外部静电对内部的损害，所述内部输出开关电路与所述电平调理电路相连，用于选通或关断输出时钟信号到内部。6.根据权利要求4所述的一种自适应的多时钟产生装置，其特征在于，所述锁相电路包括第一分频器、第二分频器、鉴频/鉴相器、电荷泵和低通滤波器，所述第一分频器与所述外部输入/内部输出开关电路相连，所述第一分频器、鉴频/鉴相器、电荷泵和低通滤波器依次相连，所述第二分频器与所述内部时钟产生电路相连，所述第二分频器、鉴频/鉴相器、电荷泵和低通滤波器依次相连，所述低通滤波器与所述内部时钟产生开关电路相连。7.一种自适应的多时钟产生方法，其特征在于，米用如权利要求1所述的一种自适应的多时钟产生装置，包括以下步骤: 步骤1:自动的...

【专利技术属性】
技术研发人员：肖江涛，李柏林，王栋，苏勇辉，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：山东;37