【技术实现步骤摘要】
集成电路芯片的时序确定方法和装置
[0001 ] 本专利技术涉及电力电子
,尤其涉及一种集成电路芯片的时序确定方法和装置。
技术介绍
集成电路芯片物理设计就是将以硬件语言(例如Verilog,VHDL)描述的功能模块通过设计映射为版图的过程。图1为传统的物理设计方法的流程图,如图1所示,传统的物理设计方法主要包括综合、布局、生成时钟网络、布线和签核分析五个阶段,对于前四个阶段,在每个阶段完成后,都要检查设计是否满足对应的各项设计规则,如果不满足,则返回前面的阶段重新设计优化,将可能出现的问题放在前面的阶段解决,以减少最后签核分析阶段的压力。 但随着集成电路规模的不断扩大,自动化设计工具受自身算法所能处理问题的规模的限制,不能一次处理规模较大的芯片的物理设计问题,因此规模较大的芯片大都采用层次化物理设计方法。图2为传统的层次化物理设计方法的流程图,如图2所示,首先根据功能将硬件语言描述的整体芯片分割为几个独立的子模块和一个顶层模块,顶层模块主要包含子模块之间的连接关系,对每个子模块采用传统的物理设计方法进行物理设计,子模块的物理设计可以并行进行,然后顶层模块调用设计好的子模块进行顶层模块物理设计,完成整体芯片的物理设计,最后对设计好的整体芯片进行时序分析,如果不满足时序要求,则返回前面的阶段重新设计优化。 但传统的层次化物理设计方法对子模块边界时序的刻画精度要求很高,如果放宽子模块边界约束,在拼合到顶层模块时,子模块与子模块之间会出现许多关键路径,影响边界时序的刻画精度;如果加紧子模块边界约束,会增加子模块的设计复杂度, ...
【技术保护点】
一种集成电路芯片的时序确定方法,其特征在于,包括:确定待设计集成电路芯片所包括的顶层模块和至少两个子模块中包括的门单元以及所述门单元在所述集成电路芯片上的位置,并确定所述门单元之间的逻辑连接关系,所述门单元包括逻辑单元和时序单元;将所述集成电路芯片的时钟信号分布到所述子模块和所述顶层模块中的所述时序单元的时钟端,分别生成所述子模块和所述顶层模块对应的时钟网络;根据所述子模块和所述顶层模块对应的时钟网络对所述子模块以及所述顶层模块进行拼合,得到第一拼合芯片,并提取所述第一拼合芯片的边界时序模型;若所述第一拼合芯片的边界时序模型满足设定的第一时序条件,则确定所述子模块中包括的门单元之间的电连接关系以及所述顶层模块中包括的门单元之间的电连接关系;根据所述子模块中包括的门单元之间的电连接关系以及所述顶层模块中包括的门单元之间的电连接关系对所述子模块以及所述顶层模块进行拼合,得到第二拼合芯片,并提取所述第二拼合芯片的电参数模型;若所述第二拼合芯片的电参数模型满足设定的第二时序条件,则确定所述子模块中的门单元与所述顶层模块中的门单元之间的电连接关系;根据所述子模块中的门单元与所述顶层模块中的门单元 ...
【技术特征摘要】
1.一种集成电路芯片的时序确定方法,其特征在于,包括: 确定待设计集成电路芯片所包括的顶层模块和至少两个子模块中包括的门单元以及所述门单元在所述集成电路芯片上的位置,并确定所述门单元之间的逻辑连接关系,所述门单元包括逻辑单元和时序单元; 将所述集成电路芯片的时钟信号分布到所述子模块和所述顶层模块中的所述时序单元的时钟端,分别生成所述子模块和所述顶层模块对应的时钟网络; 根据所述子模块和所述顶层模块对应的时钟网络对所述子模块以及所述顶层模块进行拼合,得到第一拼合芯片,并提取所述第一拼合芯片的边界时序模型; 若所述第一拼合芯片的边界时序模型满足设定的第一时序条件,则确定所述子模块中包括的门单元之间的电连接关系以及所述顶层模块中包括的门单元之间的电连接关系;根据所述子模块中包括的门单元之间的电连接关系以及所述顶层模块中包括的门单元之间的电连接关系对所述子模块以及所述顶层模块进行拼合,得到第二拼合芯片,并提取所述第二拼合芯片的电参数模型; 若所述第二拼合芯片的电参数模型满足设定的第二时序条件,则确定所述子模块中的门单元与所述顶层模块中的门单元之间的电连接关系; 根据所述子模块中的门单元与所述顶层模块中的门单元之间的电连接关系对所述子模块以及所述顶层模块进行拼合,得到第三拼合芯片,并提取所述第三拼合芯片的晶体管模型; 若所述第三拼合芯片的晶体管模型满足设定的第三时序条件,则确定所述第三拼合芯片的时序为所述待设计集成电路芯片的时序。2.根据权利要求1所述的方法,其特征在于,所述提取所述第一拼合芯片的边界时序模型,包括: 提取所述第一拼合芯片的输入端口到所述第一拼合芯片中所包括的所述时序单元的第一路径延迟; 分别提取所述第一拼合芯片的输入信号的上升沿和下降沿的第一时间延迟; 提取所述第一拼合芯片中所包括的所述时序单元到所述第一拼合芯片的输出端口的第二路径延迟; 提取所述第一拼合芯片中的输出端口的负载的第二时间延迟; 提取所述第一拼合芯片的输入端口到输出端口的第三路径延迟; 提取所述第一拼合芯片中与所述时序单元相关的所述时钟网络的第三时间延迟; 根据所述第一路径延迟,所述第一时间延迟,所述第二路径延迟,所述第二时间延迟,所述第三路径延迟和所述第三时间延迟,确定所述第一拼合芯片的边界时序模型。3.根据权利要求1所述的方法,其特征在于,所述提取所述第二拼合芯片的电参数模型,包括: 提取每个所述子模块中包括的门单元之间的电连接关系所对应的互连线的第一寄生电参数; 提取所述顶层模块中包括的门单元之间的电连接关系所对应的互连线的第二寄生电参数; 提取所述子模块中门单元与所述顶层模块门单元之间的逻辑连接关系对应的互连线的第三寄生参数; 根据所述第一寄生电参数、所述第二寄生电参数和所述第三寄生参数确定所述第二拼合芯片的电参数模型。4.根据权利要求1所述的方法,其特征在于,所述提取所述第三拼合芯片的晶体管模型,包括: 确定所述第三拼合芯片中的关键路径和/或所述时钟网络中包括的门单元对应的晶体管; 根据所述晶体管确定所述第三拼合芯片中的关键路径和/或所述时钟网络的晶体管模型。5.根据权利要求1-4任一项所述的方法,其特征在于,还包括: 若所述边界时序模型不满足所述第一时序条件,则重新将所述集成电路芯片的时钟信号分布到所述子模块和所述顶层模块中的所述时序单元的时钟端,分别生成所述子模块和所述顶层模块对应的时钟网络;或者, 若所述电参数模型不满足所述第二时序条件,则重新确定所述子模块中包括的门单元之间的电连接关系以及所述顶层模块中包括的门单元之间的电连接关系;或者, 若所述晶体管模型不满足所述第三时序条件,则重新确定所述子模块中的门单元与所述顶层模块中的门单元之间的电连接关系。6.一种集成电路芯片的时序确定装置,其特征在于,包括: 第一确定模块,用于确定待设计集成电路芯片所包括的顶层模块和至少两个子模块中包括的门单元以及所述门单元在所述集成电路芯片上的位置,并确定...
【专利技术属性】
技术研发人员:王茹,肖斌,范宝峡,
申请(专利权)人:龙芯中科技术有限公司,
类型:发明
国别省市:北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。