用于裸片上测量和判决反馈均衡的方法和接收器技术

一种实施方式涉及一种具有判决反馈均衡和裸片上测量二者的接收器。时钟数据恢复回路从输入信号中获取恢复时钟信号，并且由恢复时钟信号来触发的第一采样器根据输入信号生成恢复数据信号。相位插值器接收恢复时钟信号，并且生成相位插值时钟信号。第二采样器在判决反馈均衡模式下由恢复时钟信号来触发，而在裸片上测量模式下由相位插值时钟信号来触发。还公开了其他的实施方式和特征。

【技术实现步骤摘要】
用于裸片上测量和判决反馈均衡的方法和接收器
本专利技术总体上涉及数据通信。本专利技术更具体地涉及一种用于高速数据链路的电路。
技术介绍
高速数据链路用来在系统中的设备之间传输数据。针对这样的高速数据链路，已经以不断加快的数据速率开发了串行接口协议。对于高速数据链路，裸片上测量(ODI，On-die-instrumentation)已经变得越来越重要，尤其是在芯片外探测不能揭示精确的接收器波形的情况下。ODI提供了在均衡之后对于接收侧数据的可视性。通过使用ODI，可以获得芯裸片性能的启发性视图，以便帮助配置接收机用于最优数据采样。
技术实现思路
一种实施方式涉及一种具有判决反馈均衡和裸片上测量二者的接收器。时钟数据恢复回路从输入信号中获取恢复时钟信号，并且由恢复时钟信号来触发的第一采样器根据输入信号生成恢复数据信号。相位插值器接收该恢复时钟信号，并且生成相位插值时钟信号。第二采样器在判决反馈均衡模式下由恢复时钟信号来触发，而在裸片上测量模式下由相位插值时钟信号来触发。另一实施方式涉及一种在集成电路中提供ODI和判决反馈均衡(DFE)二者的方法。使用由恢复时钟信号触发的第一采样器来根据输入信号生成恢复时钟信号和恢复数据信号。通过对恢复时钟信号应用相位插值来生成相位插值时钟信号。第二采样器在执行判决反馈均衡适应的第一工作模式下使用恢复时钟信号来触发，而在第二工作模式下使用相位插值时钟信号来触发，以便生成用于裸片上测量的眼图数据。还公开了其他的实施方式和特征。附图说明图1描绘了根据本专利技术的实施方式的用于高速串行数据链路的接收器；图2、图3、图4A和图4B提供了根据本专利技术的实施方式的用于图1的接收器的选择块的详细的电路实现；图5为根据本专利技术的实施方式的用于数据重新同步的时序图；图6为根据本专利技术的实施方式的描绘采样时钟步进的眼图；图7为根据本专利技术的实施方式的在集成电路中提供裸片上测量和判决反馈均衡二者的方法700的流程图；图8为可以包括本专利技术的多个方面的现场可编程门阵列(FPGA)的简化的部分框图；以及图9为可以采用本专利技术的技术的示例性数字系统的框图。具体实施方式传统的用于高速串行数据链路的ODI电路通常为具有其自己的采样器的独立的电路模块。ODI采样器通常在均衡器输出的求和节点处探测数据通路，并且因此干扰数据通路。此外，在推测性DFE架构中，最终的数据判决取决于在先数据。数据通路上的DFE反馈回路通常使得实现ODI功能为一项非常复杂的任务。本公开内容通过提出一种新颖的用于与推测性DFE适应电路共享电路(即，与推测性DFE适应电路部分集成)的ODI电路的架构来解决这些问题。这个架构可以称为ODI/DFE复用架构。本文中所公开的ODI/DFE复用架构实施方式有利地共享选择部件。在示例性实施方式中，ODI电路与推测性DFE适应电路共享采样和参考电压生成电路。通过将DFE适应通路用于ODI数据采样，ODI能够监控实时数据，因为DFE适应通路用作CDR通路的副本。然而，数据监控是不易察觉的，因为ODI与DFE适应共享采样器，并且因此不需要单独地在求和节点处探测CDR数据通路。本文中所描述的共享选择部件的ODI/DFE复用架构的这样的实施方式可以有利地用于使用减小的电路面积、改进的信号完整性以及量测精度来实现ODI功能，因为ODI电路以非破坏性的方式将基本上相同的信号采样为DFE。此外，ODI/DFE复用架构的实施方式可以使用共享结构来在使用相位插值时钟和CDR时钟获得的数据信号之间重新同步。这样的实施方式可以有利地简化作为下一功能阶段的误比特率(BER)校验器的设计。这是因为发送给BER校验器的数据已经在一个时钟域偶数/奇数对准。采样和参考电压生成电路的共享可以以时间复用(或者时间共享)方式来进行。时间复用可以使用两种工作模式来实现：DFE模式和ODI模式。在DFE模式下，数据通路和DFE适应采样器二者使用相位0度和180度的时钟数据恢复(CDR)时钟来采样偶数数据和奇数数据(deven/dodd)。推测性DFE适应使用该偶数数据和奇数数据，因为其需要先前比特CDR数据来进行输出选择。在ODI模式下，DFE适应采样器使用在相位0度和180度处的ODI相位插值器(PI)输出时钟来采样偶数数据和奇数数据。然而，输出选择仍然需要使用来自CDR数据通路的现有比特数据(deven/dodd)。因此，变得可期望的是执行PI与CDR时钟域之间的数据重新同步。PI数据与CDR数据之间的重新同步在本文中所公开的架构中执行。这个重新同步简化了ODI的误比特率(BER)校验器的设计，因为发送给BER校验器的数据已经在一个时钟域中偶数/奇数对准。图1描绘了根据本专利技术的实施方式的用于高速串行数据链路的接收器100。接收器100的电路在电路部分中用虚线表示。所示电路部分包括RX(接收器)部分110、DFE/CDR/DESER(判决反馈均衡/时钟数据恢复/去序列化)部分120和ODI(裸片上测量)部分130。RX部分110可以将来自数据链路的串行数据信号接收到接收缓冲器中，并且该接收缓冲器可以将串行数据信号(RX输入)提供给均衡(EQ)电路112。该EQ电路112可以包括连续时间线性均衡电路，例如，并且还可以包括可变增益放大器电路。DFE/CDR/DESER部分120可以包括：CDR回路(PD122、CP123和VCO124)、DFE/CDR采样器(DFE/CDR采样器A或简称为“采样器A”)126、去序列化器127、推测性DFE适应引擎128、参考电压发生器(VREF_GEN)144和推测性DFE适应采样器(DFE适应采样器B或简称为“采样器B”)148等电路。ODI部分130可以包括：ODI逻辑132、相位插值器134和误比特率(BER)校验器136等电路。此外，ODI部分130还包括DFE/CDR/DESER部分120的VREF_GEN144和DFE适应采样器B148。换言之，VREF_GEN144和DFE适应采样器B148由DFE/CDR/DESER部分120和ODI部分130二者来共享。如图所示，RX部分110的EQ电路112的输出可以提供给求和(SUM)节点。注意，SUM节点对来自EQ电路112的数据信号和来自DFE电路的反馈滤波器的误差信号(DFE反馈)进行有效地求和。如另外所示，SUM节点可以连接至时钟数据恢复(CDR)回路(即，至PD122)和两个采样器电路(采样器A和采样器B)的输入。如以上所涉及的，采样器A用于DFE和CDR二者，采样器B用于DFE适应。根据本专利技术的实施方式，采样器B也由ODI电路来使用。如所描绘的，CDR回路可以包括相位检测器(PD)122、充电泵(CP)123和压控制振荡器(VCO)124等电路，其中，PD122、CP123和VCO124布置成回路。至PD122的输入可以连接至SUM节点，VCO124的输出提供恢复时钟信号(ck_cdr)。ck_cdr信号可以提供给：(i)去序列化器127的时钟输入端；(ii)DFE/CDR采样器A126的时钟输入端；(iii)向DFE适应采样器B148提供时钟信号(ck_eye)的时钟信号复用器(CkMUX146)的第一输入端；以及(iv)向CkMUX146的第二输入端提本文档来自技高网...

【技术保护点】
一种用于数据链路的接收器，所述接收器包括：数据通路，所述数据通路从所述数据链路接收输入信号，所述数据通路包括：时钟数据恢复(CDR)回路，所述时钟数据恢复回路用于从所述输入信号中获取恢复时钟信号，以及第一采样器电路，所述第一采样器电路由所述恢复时钟信号触发用于根据所述输入信号生成恢复数据信号；相位插值器，所述相位插值器接收所述恢复时钟信号并且生成相位插值时钟信号；以及判决反馈均衡(DFE)电路，所述判决反馈均衡电路包括第二采样器电路，所述第二采样器电路在第一工作模式下由所述恢复时钟信号来触发，而在第二工作模式下由所述相位插值时钟信号来触发。

【技术特征摘要】
2013.08.02 US 13/958,3951.一种用于数据链路的接收器，所述接收器包括：数据通路，所述数据通路从所述数据链路接收输入信号，所述数据通路包括：均衡器，适于接收所述输入信号并且输出数据信号，求和节点，适于向所述数据信号添加来自判决反馈均衡(DFE)电路的误差信号，以获得求和信号，时钟数据恢复(CDR)回路，所述时钟数据恢复回路用于从所述求和信号中获取恢复时钟信号，以及第一采样器电路，适于接收所述求和信号，其中所述第一采样器电路由所述恢复时钟信号触发用于从所述求和信号生成恢复数据信号；相位插值器，所述相位插值器接收所述恢复时钟信号并且生成相位插值时钟信号；以及第二采样器电路，适于接收所述求和信号，其中所述第二采样器电路在第一工作模式下由所述恢复时钟信号来触发，而在第二工作模式下由所述相位插值时钟信号来触发。2.根据权利要求1所述的接收器，其中所述第一工作模式执行推测性DFE适配，并且其中所述第二工作模式执行裸片上测量功能。3.根据权利要求1或2所述的接收器，其中在所述第二工作模式下，所述相位插值时钟信号的相位跨单位间隔而步进。4.根据权利要求3所述的接收器，还包括：误比特率校验器，所述误比特率校验器在所述第二工作模式下接收所述恢复数据信号、所述恢复时钟信号和由所述第二采样电路采样器电路输出的相位插值数据信号。5.根据权利要求1或2所述的接收器，还包括：参考电压发生器，所述参考电压发生器在所述第一工作模式下向所述第二采样器电路提供由DFE适应引擎所控制的第一参考电压对，而在所述第二工作模式下向所述第二采样器电路提供由裸片上测量逻辑所控制的第二参考电压对。6.根据权利要求5所述的接收器，其中在所述第二工作模式下，所述第二参考电压对的电压电平在一个电压电平范围上步进。7.根据权利要求1或2所述的接收器，其中所述第二采样器电路包括使用正极性参考电压的第一偶数采样器和第一奇数采样器以及使用负极性参考电压的第二偶数采样器和第二奇数采样器。8.根据权利要求7所述的接收器，其中所述第二采样器电路还包括在所述第一偶数采样器、所述第一奇数采样...

【专利技术属性】
技术研发人员：柯燕京，T·M·特兰，丁玮琦，J·申，X·刘，S·拉曼，李鹏，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：美国;US