本实用新型专利技术公开了一种消除恒流源负载电流纹波的集成电路、包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的照明灯具，包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的照明灯具。按照本实用新型专利技术，由一集成电路来消除单级APFC恒流LED驱动方案中的电流纹波，实现了最少分立元件的极简要求。并且，应用本实用新型专利技术的电流纹波消除电路，可使LED纹波电流大幅下降至不到1.5％。
【技术实现步骤摘要】
【专利摘要】本技术公开了一种消除恒流源负载电流纹波的集成电路、包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的照明灯具，包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的照明灯具。按照本技术，由一集成电路来消除单级APFC恒流LED驱动方案中的电流纹波，实现了最少分立元件的极简要求。并且，应用本技术的电流纹波消除电路，可使LED纹波电流大幅下降至不到1.5％。【专利说明】电流纹波消除集成电路、恒流源负载驱动装置及照明灯具
本技术涉及电流纹波消除电路，具体而言，涉及一种用于消除恒流源负载电 流纹波的集成电路，包含所述集成电路的恒流源负载驱动装置，以及包含所述驱动装置的 照明灯具。
技术介绍
作为新一代的照明光源，发光二极管（LED)逐渐得到广泛应用。目前，用作LED主 力驱动电源的开关电源，已经历了两个发展阶段。第一阶段，市场上出现多款专业的LED恒 流开关电源控制器，逐渐成熟的驱动集成电路大大促进了 LED照明市场的启动和成长。这 一阶段是LED照明的初级阶段，基本面对中低端照明市场。随着LED照明灯具往高端照明市 场的渗透，对驱动电源提出了更高的要求，比如要求功率因数（PF)大于0.9、总谐波（THD) 小于20%，总之LED照明需要更加节能，更加绿色。随后，市场上出现有源功率因数校正 APFC(Active Power Factor Correction) LED恒流驱动芯片，一级电路同时实现PFC和恒流 控制，从此LED驱动芯片进入第二阶段。 APFC是抑制LED照明灯具谐波电流、提高功率因数的有效方法。图1示出了现有 的单级APFC恒流LED驱动电路。如图1所示，50/60HZ交流输入电压经整流桥101全波整 流后，变成未经滤波的100/120HZ脉动信号，再通过单级APFC恒流DC/DC电路102,实现高 功率因数值和恒流输出。由于单级APFC恒流DC/DC电路102的输入电流、输出电流与输入 电压均为全波整流波形且相位相同，因此，输出滤波电容103的容值需要很大，以确保LED 负载105的工作电流纹波在+/-60 %以内。比如，对于平均输出电流为500mA和输出电压为 36V的应用，为了使得LED的100/120HZ电流纹波小于+/-40 %，滤波电容103的容值需要 高达660uF/50V以上。 单级APFC恒流LED驱动电源的最大问题在于，LED100/120HZ电流纹波太大，通常 高达+/-40%以上。而100/120HZ+/-40%的电流纹波必然导致灯具的亮度也存在同样的光 纹波。虽然我们不能立即觉察出100/120HZ的光纹波，但长期处于这样的灯光下，人很容 易疲劳，并易患近视等眼科疾病。鉴于此，目前LED照明工业界的共识是，为了人的健康，应 尽可能减小单级APFC照明系统的LED100/120HZ电流纹波，比如控制在+/-3%以下。 有两种易于想到的方法，可用来减小图1方案中的LED100/120HZ电流纹波。 -种方法是，加大滤波电容103的容值。理论上讲，滤波电容103的容值如取得 足够大，就可将LED电流纹波控制在任何需要的范围以内（比如电流纹波小于+/_2% )。 但是，实际工作中，有两个因素限制了滤波电容103的容值。一是成本，660uF/50V电容 的成本大约2元人民币，10000uF/50V电容的成本就高达20元人民币；二是空间体积， 10000uF/50V电容占的体积要比660uF/50V电容大10倍，一般灯具不可能提供这么大的空 间。由此可见，单纯加大滤波电容103的容值往往行不通。 另一种方法是，采用两级方案，如图2所示。前级APFC DC/DC电路201实现PFC 功能，后级PWM恒流DC/DC电路202实现低纹波恒流输出。这是目前工业界比较成熟的做 法。它的优点是，能够适用各种功率应用，稳定性好。缺点在于，多了一级开关电路，电路更 复杂，不仅需要更大的电源空间，而且导致成本增加10元到30元人民币。如此高的成本增 力口，注定这种方法只适合超大功率（比如大于100瓦）及对成本没有那么敏感的应用环境。 对于普通商业和民用照明，两级方案则难以推广。 目前，市场上开始出现一种低成本消除LED电流纹波的方案，所增加的成本不到5 元人民币。此方案在图1的基础上，增加了与LED负载105串联的100/120HZ电流纹波消 除电路，如图3所示。其中，100/120HZ电流纹波消除电路310的核心元件是，由两个NPN 管组成的达林顿NPN复合管。该纹波消除电路的工作原理利用了 NPN管的饱和曲线，如图 4所示。该饱和曲线与NM0S管的饱和曲线几乎一样。图4中，X轴表示NPN管的集电极发 射极电压VCE (或NM0S管的漏极源极电压VDS)，Y轴表示NPN管的集电极电流1C (或NM0S 管的漏极电流ID)。可以看出，虚线左侧的1C (或者ID)与VCE (或者VDS)基本呈线性关 系，因此叫线性区。但在虚线右侧，随着VCE(或者VDS)继续增加，1C(或者ID)基本保持 不变，这一区域叫饱和区。并且，两条实线对应着不同的NPN管基极电流（或者NM0S管栅 极电压）。可见，在饱和区，只要保证NPN管的基极电流（或者NM0S管的栅极电压）稳定， 输出电流1C (或者ID)就基本不受VCE (或者VDS)变化的影响。 图3中，由于电流纹波消除电路310与LED负载105串联在一起，所以，纹波消除 电路承担的电压越大，损耗就会越大，效率就会越低。因此，要求电流纹波消除电路310的 工作压降尽量的低，也就是尽可能工作在饱和区和线性区的临界点。如果设计恰当，效率只 会下降3到5个百分点，与图2中传统两级方案的效率基本相当，甚至略高。然而，图3方 案的缺点也很明显。第一，图3方案由分立元件构成，该图只是示意图，实际元件的数量达 10个以上，导致设计制造、应用和维护都比较麻烦。第二，由于是分立元件构成，图3方案就 不可能有完善的保护措施，比如，不具备功率元件的过温保护、短路保护、开路保护。这样， 一旦某个环节出错，就很可能导致系统烧毁，这在大规模生产和安装过程中，会造成很大的 困扰。第三，图3方案的成本还是偏高。第四，图3方案是开环系统，对应用环境要求很高， 对商业推广不利。
技术实现思路
针对现有单级APFC恒流LED驱动方案中纹波消除电路的上述缺陷，本技术的 目的在于，提供一种由最少分立元件实现的低成本闭环系统，有效消除LED负载的电流纹 波。 本技术的基本思想是，基于上述对图3方案的分析，要克服以上缺点，就要求 本技术满足以下条件，一是具备尽可能少的分立元件；二是易于实现可能的保护措施； 二是低成本；四是闭环系统。相应地，解决方案只可能是，米用集成电路来实现。 根据本技术的第一方面，提供一种消除恒流源负载电流纹波的集成电路，所 述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成 电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放 大器以及匪0S管；所述集成电路具有：与所述NM0S本文档来自技高网...
【技术保护点】
一种消除恒流源负载电流纹波的集成电路，所述恒流源负载由单级APFC恒流DC/DC电路驱动，进行功率因数校正及恒流控制；所述集成电路与所述恒流源负载串联，其内部设有电压压缩整形电路、误差放大电路、低增益反相放大器以及NMOS管；所述集成电路具有：与所述NMOS管的漏极连接的第一管脚，该管脚用于连接所述恒流源负载；与所述NMOS管的源极连接的第二管脚，该管脚用于接地；以及用作集成电路电源端的第三管脚，该管脚用于连接所述单级APFC恒流DC/DC电路的输出端，并且其中，电压压缩整形电路，输入端连接所述NMOS管的漏极，用以对其漏极电压进行压缩整形，输出端连接所述误差放大电路；误差放大电路，接收经压缩整形的NMOS管漏极电压，将其与一参考电压之间的误差进行放大；低增益反相放大器，对所述误差放大电路输出的经放大的误差信号进行反相，其输出端连接所述NMOS管的栅极。
【技术特征摘要】
【专利技术属性】
技术研发人员：许瑞清，金红涛，刘立国，
申请(专利权)人：许瑞清，
类型：新型
国别省市：北京;11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。