一种RS485的方向控制电路制造技术

一种RS485的方向控制电路，包括依次连接的CPU、RS485芯片和RS485接口；CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连，UART模块的数据发送管脚TX的输出分成两个支路，一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接，另一路经过两级反相器后与RS485芯片的DI管脚连接；RS485芯片的管脚A与RS485接口的管脚A连接，形成RS485总线的A线；RS485芯片的管脚B与RS485接口的管脚B连接，形成RS485总线的B线；同时在RS485总线的A线与电压源之间串联一上拉电阻，RS485总线的B线与地之间串联一下拉电阻；本实用新型专利技术对RS485芯片进行方向控制，提高了总线响应速度，保证了嵌入式系统中数据与控制信号的同步。

【技术实现步骤摘要】

本技术涉及RS485
，具体涉及一种RS485的方向控制电路。
技术介绍
RS485总线是由CPU中UART(Universal Asynchronous Receiver/Transmitter,通用异步收发传输器)模块经过RS485芯片转换而来，在半双工模式通信时，需要进行收发控制(即方向控制)，通常情况下，方向控制由CPU的IO口配置而来，通过软件的方式对IO口进行操作，达到方向控制的目的，以符合数据收发的规则。在嵌入式系统开发中，由于系统在数据传输(主要指发送数据)和IO控制(方向控制)时均参与调度，数据传输主要路径有应用层->内核->底层驱动->硬件寄存器等，IO控制主要路径有内核->底层驱动->硬件寄存器等。由于IO控制对应用层不可见，且IO控制的时机在驱动层很难把握，要么会早于数据传输，要么会晚于数据传输，这就会引起方向控制信号和数据到达RS485芯片时存在一定时延，这种不同步，可能会导致数据错误。
技术实现思路
为了解决上述现有技术存在的问题，本技术提供一种RS485的方向控制电路，对RS485芯片进行方向控制，提高了总线响应速度，保证了嵌入式系统中数据与控制信号的同步。为达到以上目的，本技术采用如下技术方案：一种RS485的方向控制电路，包括依次连接的CPU、RS485芯片和RS485接口；所述CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连，所述UART模块对数据发送信号TXD进行反相的连接方式如下：所述UART模块的数据发送管脚TX的输出分成两个支路，一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接，另一路经过两级反相器后与RS485芯片的DI管脚连接；所述RS485芯片的管脚A与RS485接口的管脚A相连接，形成RS485总线的A线；所述RS485芯片的管脚B与RS485接口的管脚B相连接，形成RS485总线的B线；同时在RS485总线的A线与电压源之间串联一上拉电阻，RS485总线的B线与地之间串联一下拉电阻。所述UART模块对数据发送信号TXD进行反相的连接方式如下：所述UART模块的数据发送管脚TX的一路与三极管K1的基极之间串联有第一电阻RI，三极管K1的基极与电源VCC之间串联有第三电阻R3，同时三极管K1的基极与地之间串联有电容C1，三极管K1的发射极接地，三极管K1的集电极形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接，同时三极管K1的集电极与电源VCC之间串联有上拉电阻R2；所述UART模块的数据发送管脚TX的另一路直接与RS485芯片的DI管脚连接。和现有技术相比较，本技术具有如下优点：1)利用CPU中UART模块的发送数据信号TXD无数据时保持高电平的特点，以及RS485总线无数据时呈高阻态的特性，将TXD信号进行反相后得到方向控制信号DIR，对RS485芯片进行方向控制，提高了总线响应速度，保证了嵌入式系统中数据与控制信号的同步。2)降低了嵌入式系统中RS485驱动的开发难度，可以直接使用嵌入式系统中提供的标准UART模块驱动进行RS485数据收发，减少了软硬件耦合。同时，将用来进行方向控制的IO口从CPU释放，为系统节省了IO资源。附图说明图1为传统的RS485电路框图。图2为本技术RS485电路框图。图3为本技术TXD的反相使用NPN三极管完成的部分电路图。具体实施方式以下结合附图及具体实施例，对本技术作进一步的详细描述。如图1所示，为传统的RS485电路，由CPU的UART模块经过RS485芯片转换而来。UART模块的数据接收管脚RX与RS485芯片的管脚RO相连，UART模块的数据发送管脚TX与RS485芯片的管脚DI相连。由于RS485总线的半双工特性，所以在同一时刻，接收和发送只能有一个有效，即RS485芯片的接收控制/RE和发送控制DE逻辑电平必须相同，因此，通常使用CPU的一个IO口作为方向控制管脚DIR与RS485芯片的/RE和DE共同相连。RS485总线由RS485芯片的A和B线组成。接收数据时CPU将DIR设置为低电平，即DIR＝0，此时RS485芯片上的/RE管脚有效，即RS485接收有效，RS485芯片将AB总线的差分信号转换成RXD线上的串行信号(由0和1组成的信号流)，UART模块解析RXD信号后放入内部寄存器，CPU从寄存器读取接收数据。发送数据时CPU将DIR设置为高电平，即DIR＝1，此时RS485芯片上的DE管脚有效，即RS485发送有效，CPU将发送数据写入UART模块的发送寄存器，UART模块再将寄存器数据转换成串行信号推送到TXD线上，RS485芯片将TXD上信号转换成AB线上的差分信号，完成发送。在嵌入式系统中，由于操作系统内核调度的存在，使得方向控制IO信号DIR与发送数据TXD从应用层到硬件层时出现延时现象，导致两个信号不同步，严重时会引起数据错误。如图2所示，本技术一种RS485的方向控制电路，包括依次连接的CPU、RS485芯片和RS485接口；所述CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连，所述UART模块对数据发送信号TXD进行反相的连接方式如下：所述UART模块的数据发送管脚TX的输出分成两个支路，一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接，另一路经过两级反相器后与RS485芯片的DI管脚连接；所述RS485芯片的管脚A与RS485接口的管脚A相连接，形成RS485总线的A线；所述RS485芯片的管脚B与RS485接口的管脚B相连接，形成RS485总线的B线；同时在RS485总线的A线与电压源之间串联一上拉电阻，RS485总线的B线与地之间串联一下拉电阻。本技术经过两级反相器的目的是增强TXD信号的驱动能力，对UART模块的TXD信号进行了两次反相操作，控制信号比数据会快一个反相时延，约为10ns，对于RS485通信速率而言可忽略。本技术在RS485总线的A线与电压源之间串联一上拉电阻，RS485总线的B线与地之间串联一下拉电阻，以保证RS485总线呈高阻态时有一个稳定状态。CPU初始化时，一般默认将RS485芯片初始化为接收状态，即DIR＝0。这样可以保证随时可以接收到总线数据本文档来自技高网...

【技术保护点】
一种RS485的方向控制电路，包括依次连接的CPU、RS485芯片和RS485接口；所述CPU中的UART模块的数据接收管脚RX与RS485芯片的RO管脚相连，其特征在于：所述UART模块对数据发送信号TXD进行反相的连接方式如下：所述UART模块的数据发送管脚TX的输出分成两个支路，一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE管脚连接，另一路经过两级反相器后与RS485芯片的DI管脚连接；所述RS485芯片的管脚A与RS485接口的管脚A相连接，形成RS485总线的A线；所述RS485芯片的管脚B与RS485接口的管脚B相连接，形成RS485总线的B线；同时在RS485总线的A线与电压源之间串联一上拉电阻，RS485总线的B线与地之间串联一下拉电阻。

【技术特征摘要】
1.一种RS485的方向控制电路，包括依次连接的CPU、RS485芯片和
RS485接口；所述CPU中的UART模块的数据接收管脚RX与RS485芯片的
RO管脚相连，其特征在于：所述UART模块对数据发送信号TXD进行反相
的连接方式如下：所述UART模块的数据发送管脚TX的输出分成两个支路，
一路经过一级反相器后形成方向控制信号DIR与RS485芯片的/RE管脚和DE
管脚连接，另一路经过两级反相器后与RS485芯片的DI管脚连接；所述RS485
芯片的管脚A与RS485接口的管脚A相连接，形成RS485总线的A线；所
述RS485芯片的管脚B与RS485接口的管脚B相连接，形成RS485总线的B
线；同时在RS485总线的A线与电压...

【专利技术属性】
技术研发人员：鲁锦锋，何照安，周洪伟，张磊，
申请(专利权)人：特变电工西安电气科技有限公司，特变电工新疆新能源股份有限公司，
类型：新型
国别省市：陕西;61