接口控制电路、存储系统和控制接口控制电路的方法技术方案

本发明专利技术公开了接口控制电路、存储系统和控制接口控制电路的方法。该接口控制电路包括：误差检测单元、误差校正单元、以及调整控制单元。误差检测单元被配置为检测在经由接口传输的误差校正编码数据中是否发生了误差。误差校正单元被配置为在发生误差时执行校正误差的误差校正处理。调整控制单元被配置为在发生误差时开始调整接口的传输特性的调整处理。

【技术实现步骤摘要】
相关申请的交叉引用本申请要求于2013年6月12日提交的日本在先专利申请JP2013-123321的利益，其全部内容通过引用结合于此。
本技术涉及接口控制电路、存储系统、以及控制接口控制电路的方法。具体地，本技术涉及用于检测和校正数据中的误差的接口控制电路、存储系统、以及控制接口控制电路的方法。
技术介绍
到目前为止，已经在信息处理系统中使用存储器保存数据。存储器可以分类为非易失性存储器和易失性存储器。NAND型闪存和NOR型闪存已经被广泛地用作非易失性存储器。另外，DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)等已经被用作易失性存储器。 近年来，已经指出，这些存储器中的NAND型闪存和DRAM在微型化方面有所限制，因此，已经积极地提出并开发了下一代存储器作为现有存储器的替代品。下一代存储器的实例包括ReRAM(电阻式RAM)、PCRAM(相变RAM)、和MRAM(磁电阻式RAM)。 下一代非易失性存储器的特征之一是，相比于已知的NAND型闪存和NOR型闪存这些存储器它们具有较高的存取速度。为了适应高速性能，下一代存储器期望使用诸如在DRAM等中使用的DDR(双倍数据速率)接口等的高速接口。作为标准化组织的JEDEC(联合电子设备工程委员会)已经提出并讨论了将高速接口应用于非易失性存储器的新标准。具体地，例如，已经提出了 LPDDR(低功率双倍数据速率)2-NVM(非易失性存储器)和LPDDR4-NVM作为新标准。 根据这些新标准，期望利用接口调整传输时钟的相位和阻抗。这是因为，当由于制造工艺、操作温度等变动而使得相位和阻抗与其基准值不同时，当经由接口传输数据时，会发生传输误差的可能性高。例如，根据在DRAM中广泛使用的DDR3接口的标准，准备了 ZQCAL 命令来调整接口的阻抗(例如，参见 “ JEDEC STANDARD DDR3SDRAM Specificat1nJESD79-3B”)。根据该标准，存储系统期望在存储器初始化之后立即使用ZQCAL长命令调整阻抗。另外，建议存储系统在存储器初始化之后使用ZQCAL长命令和ZQCAL短命令以一定的间隔调整阻抗。
技术实现思路
然而，在现有技术中，存储器控制器和存储器之间的通信速度可能会降低。相位和阻抗的调整花费一定时间，并且在此期间，不允许存储器和存储器控制器经由接口传输和接收数据。因此，根据其中周期性地执行调整的构造，其间不允许传输/接收数据的时间与调整的频率成比例地变长，这降低了通信速度。 当以高频率执行调整时，非易失性存储器的通信速度特别容易降低。DRAM可以以与定期刷新处理同步地执行调整的方式在一定程度上防止通信速度的降低，但是非易失性存储器可能不会定期执行刷新处理。 鉴于上述情况，期望增大存储器控制器和存储器之间的通信速度。 根据本公开的第一实施方式，提供了一种接口控制电路和控制接口控制电路的方法。接口控制电路包括:误差检测单元、误差校正单元、以及调整控制单元。误差检测单元被配置为检测在经由接口传输的误差校正编码数据中是否发生了误差。误差校正单元被配置为在发生误差时执行校正误差的误差校正处理。调整控制单元被配置为在发生误差时开始调整接口的传输特性的调整处理。因此，调整处理在发生了误差时开始。 另外，在第一实施方式中，调整控制单元可以被配置为在执行误差校正处理期间开始调整处理。因此，调整处理在执行误差校正处理的期间开始。 另外，在第一实施方式中，接口可以包括被配置为传输误差校正编码数据的传输电路和被配置为接收误差校正编码数据的接收电路，并且调整控制单元可以被配置为开始匹配传输电路和接收电路的阻抗的处理作为调整处理。因此，开始匹配传输电路和接收电路的阻抗的处理作为调整处理。 另外，在第一实施方式中，调整控制单元可以被配置为开始调整数据的传输定时的处理作为调整处理。因此，调整了数据的传输定时。 另外，在第一实施方式中，接口控制电路可以进一步包括调整单元，被配置为根据调整控制单元的控制执行调整处理。因此，根据调整控制单元的控制执行调整处理。 另外，在第一实施方式中，调整处理可以是基于基准时钟信号调整传输定时的处理。因此，基于基准时钟信号调整传输定时。 另外，在第一实施方式中，接口控制电路可以进一步包括延迟电路，被配置为根据调整控制单元的控制延迟传输定时，并且调整处理可以是控制延迟电路以调整传输定时的处理。因此，通过延迟电路的控制来调整传输定时。 另外，在第一实施方式中，调整处理可以是基于基准时钟信号调整用于控制传输定时的控制信号的相位以调整传输定时的处理。因此，基于基准时钟信号调整用于控制传输定时的控制信号的定时。 另外，在第一实施方式中，接口控制电路可以进一步包括延迟电路，被配置为根据调整控制单元的控制延迟用于控制传输定时的控制信号的相位，并且调整处理可以是控制延迟电路以调整控制信号的相位的处理。因此，通过延迟电路的控制调整控制信号的相位。 另外，在第一实施方式中，接口可以包括:传输电路，被配置为与传输时钟信号同步地传输误差校正编码数据，以及接收电路，被配置为与接收时钟信号同步地接收误差校正编码数据，并且调整处理可以是调整传输时钟信号和接收时钟信号中的至少一个的相位以调整传输定时的处理。因此，调整了传输时钟信号和接收时钟信号中的至少一个的相位。 另外，在第一实施方式中，调整处理可以是基于传输时钟信号和接收时钟信号中的一个调整传输时钟信号和接收时钟信号中的另一个的相位以调整传输定时的处理。因此，基于传输时钟信号和接收时钟信号中的一个调整了传输时钟信号和接收时钟信号中的另一个的相位。 另外，在第一实施方式中，数据可以包括从存储单元读取的读数据，传输时钟信号可以包括用于传输读数据的读数据传输时钟信号，接收时钟信号可以包括用于接收读数据的读数据接收时钟信号，以及调整处理可以包括调整读数据传输时钟信号和读数据接收时钟信号中的至少一个的相位的处理。因此，开始了调整读数据传输时钟信号和读数据接收时钟信号中的至少一个的相位的处理。 另外，在第一实施方式中，数据可以包括将被写入存储单元的写数据，传输时钟信号可以包括用于传输写数据的写数据传输时钟信号，接收时钟信号包括用于接收写数据的写数据接收时钟信号，并且调整处理可以包括调整写数据传输时钟信号和写数据接收时钟信号中的至少一个的相位的处理。因此，开始了调整写数据传输时钟信号和写数据接收时钟信号中的至少一个的相位的处理。 另外，在第一实施方式中，调整处理可以是基于误差校正编码数据的传输定时调整相位的处理。因此，基于误差校正编码数据的传输定时调整了相位。 另外，在第一实施方式中，调整控制单元可以包括:测试数据生成部，被配置为生成预定测试数据，以及相位控制部，被配置为开始如下处理作为调整处理:向接口传输测试数据和从接口返回测试数据，并且基于传输的测试数据和返回的测试数据是否彼此匹配调整相位。因此，基于传输的测试数据和返回的测试数据是否彼此匹配调整了相位。 另外，在第一实施方式中，接口可以包括包括用于传输数据的多个数据线。因此，调整了多个数据线的传输特性。 另外，在第一实施方式中，调整处理可以是对各数据线调整传输特性的处本文档来自技高网...

【技术保护点】
一种接口控制电路，包括：误差检测单元，被配置为检测误差是否发生在经由接口传输的误差校正编码数据中；误差校正单元，被配置为在所述误差发生时执行校正所述误差的误差校正处理；以及调整控制单元，被配置为在所述误差发生时开始调整所述接口的传输特性的调整处理。

【技术特征摘要】
2013.06.12 JP 2013-1233211.一种接口控制电路，包括: 误差检测单元，被配置为检测误差是否发生在经由接口传输的误差校正编码数据中； 误差校正单元，被配置为在所述误差发生时执行校正所述误差的误差校正处理；以及 调整控制单元，被配置为在所述误差发生时开始调整所述接口的传输特性的调整处理。2.根据权利要求1所述的接口控制电路，其中 所述调整控制单元被配置为在执行所述误差校正处理期间开始所述调整处理。3.根据权利要求1所述的接口控制电路，其中 所述接口包括: 传输电路，被配置为传输所述误差校正编码数据；以及 接收电路，被配置为接收所述误差校正编码数据；以及 所述调整控制单元被配置为开始匹配所述传输电路和所述接收电路的阻抗的处理作为所述调整处理。4.根据权利要求1所述的接口控制电路，其中 所述调整控制单元被配置为开始调整所述数据的传输定时的处理作为所述调整处理。5.根据权利要求4所述的接口控制电路，进一步包括: 调整单元，被配置为根据所述调整控制单元的控制执行所述调整处理。6.根据权利要求4所述的接口控制电路，其中 所述调整处理是基于基准时钟信号调整所述传输定时的处理。7.根据权利要求4所述的接口控制电路，进一步包括: 延迟电路，被配置为根据所述调整控制单元的控制延迟所述传输定时，其中 所述调整处理是控制所述延迟电路以调整所述传输定时的处理。8.根据权利要求4所述的接口控制电路，其中 所述调整处理是基于基准时钟信号调整用于控制所述传输定时的控制信号的相位以调整所述传输定时的处理。9.根据权利要求4所述的接口控制电路，进一步包括: 延迟电路，被配置为根据所述调整控制单元的控制延迟用于控制所述传输定时的控制信号的相位，其中 所述调整处理是控制所述延迟电路以调整所述控制信号的所述相位的处理。10.根据权利要求4所述的接口控制电路，其中 所述接口包括: 传输电路，被配置为与传输时钟信号同步地传输所述误差校正编码数据，以及接收电路，被配置为与接收时钟信号同步地接收所述误差校正编码数据；以及所述调整处理是调整所述传输时钟信号和所述接收时钟信号中的至少一个的相位以调整所述传输定时的处理。11.根据权利要求10所述的接口控制电路，其中 所述调整处理是基于所述传输时钟信号和所述接收时钟信号中的一个调整所述传输时钟信号和所述接收时钟信号中的另一个的相位以调整所述传输定时的处理。12.根据权利要求10所述的接口控制电路，其中 所述数据包括从存储单元读取的读数据， 所述传输时钟信号包括用于传输所述读数据的读数据传输时钟信号， 所述接收时钟信号包括用于接收所述读数据的读数据接收时钟信号，以及所述调整处理包括调整所述读数据传输时钟信号和所述读数据接收时钟信号中的至少一个的相位的处理。13.根据权利要求10所述的接口控制电路，其中 所述数据包括将被写入存储单元的写数据， 所述传输时钟信号包括用于传输所述写数据的写数据传输时钟信号， 所述接收时钟信号包括用于接收所述写数据的写数据接收时钟信号，以及所述调整处理包括调整所述写数据传输时钟信号和所述写数据接收时钟信号中的至少一个的相位的处理。14.根...

【专利技术属性】
技术研发人员：足立直大，柴原祯之，藤波靖，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本;JP