一种基于DSP的高阶调制信号发生器制造技术

本实用新型专利技术公开了一种基于DSP的高阶调制信号发生器，包括DSP处理模块、时钟模块、SDRAM模块、CPLD模块、D/A转换模块和输出模块；其中，时钟模块、CPLD模块、SDRAM模块分别与DSP处理模块连接，CPLD模块与时钟模块连接，SDRAM模块、CPLD模块、D/A转换模块、输出模块依次顺序连接。还包括串口通信模块和上位机，其中上位机通过串口通信模块与DSP处理模块连接，串口通信模块与时钟模块连接。本实用新型专利技术具有抗干扰能力强、稳定性好、热插拔、即插即用、易扩展、高速传输、人机交互等特点。

【技术实现步骤摘要】
【专利摘要】本技术公开了一种基于DSP的高阶调制信号发生器，包括DSP处理模块、时钟模块、SDRAM模块、CPLD模块、D/A转换模块和输出模块；其中，时钟模块、CPLD模块、SDRAM模块分别与DSP处理模块连接，CPLD模块与时钟模块连接，SDRAM模块、CPLD模块、D/A转换模块、输出模块依次顺序连接。还包括串口通信模块和上位机，其中上位机通过串口通信模块与DSP处理模块连接，串口通信模块与时钟模块连接。本技术具有抗干扰能力强、稳定性好、热插拔、即插即用、易扩展、高速传输、人机交互等特点。【专利说明】一种基于DSP的高阶调制信号发生器
本技术涉及信号发生器，特别是一种基于DSP的高阶调制信号发生器。
技术介绍
信号发生器在生产实践和科技领域中有着广泛的应用，传统的低阶数字调制信号发生器存在许多不足:频谱利用率低、传输带宽外辐射严重、抗干扰性能差等。随着科技的发展，人们之间的通信越来越频繁，对数据传输的需求量逐步增加，对传输速率的要求越来越高。在高速数据传输通信系统中，提高频带利用率最有效的方法就是提高调制阶数，然而随着阶数的增加使得信号抗干扰能力下降。 目前，大多数信号发生器都是采用微控制单元和直接数字频率合成单元(MicroControl Unit + Direct Digital Synthesizer, MCU+DDS,)的形式设计，这样的设计人机交互不方便而且不灵活。用FPGA设计的信号发生器具有灵活的频率控制和极快的频率切换速度，但仅使用FPGA进行高阶调制信号设计，由于其没有指令系统，同样能力有限，而且实时性也不好，硬件开发周期长，不易扩展。如何克服现有技术的不足已成为现有信号发生器领域亟待解决的重点难题。
技术实现思路
本技术所要解决的技术问题是克服现有技术的不足，而提供一种基于DSP的高阶调制信号发生器，本技术抗干扰能力强、稳定性好、硬件电路易于实现、结构简单且成本低。 本技术为解决上述技术问题采用以下技术方案: 根据本技术提出的一种基于DSP的高阶调制信号发生器，包括DSP处理模块、时钟模块、SDRAM模块、CPLD模块、D/Α转换模块和输出模块； 其中，时钟模块、CPLD模块、SDRAM模块分别与DSP处理模块连接，CPLD模块与时钟模块连接，SDRAM模块、CPLD模块、D/Α转换模块、输出模块依次顺序连接。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，还包括串口通信模块和上位机，其中上位机通过串口通信模块与DSP处理模块连接，串口通信模块与时钟模块连接。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述时钟模块包括有源晶振、第一晶振和第二晶振；其中有源晶振与CPLD模块连接，第一晶振与DSP处理模块连接，第二晶振与串口通信模块连接。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述有源晶振为50MHz的有源晶振，第一晶振和第_■晶振均为12MHz的晶振。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述D/Α转换模块包括D/Α数模转换芯片、放大电路、电压反转电路；其中D/Α数模转换芯片输出接放大电路，电压反转电路为放大电路提供参考电压。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述D/Α数模转换芯片的型号为DAC900E，放大电路采用型号为0PA690的运放芯片，电压反转电路采用型号为TPS60403的芯片。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述串口通信模块包括异步传输标准接口 RS-232、MAX232单电源电平转换芯片和TL16C550异步通信芯片，异步传输标准接口 RS-232通过MAX232单电源电平转换芯片接入TL16C550异步通信芯片。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述CPLD模块采用Altera公司的EMP240T100C5芯片，DSP处理模块采用TI公司的TMS320VC5509 芯片，SDRAM 模块采用 HY57V561620 芯片。 作为本技术的一种基于DSP的高阶调制信号发生器的进一步优化的方案，所述上位机为PC机。 本技术采用以上技术方案与现有技术相比，具有以下技术效果:本技术的载波是通过CPLD芯片EPM240T100C5设计直接频率合成模块，将一个周期的正弦信号的相位值存储到SDRAM模块中，这样避免了由外部输入造成的误差和干扰而且硬件电路结构变得更加简单；DSP处理模块读取SDRAM模块中的数据进行数字信号调制处理，DSP处理模块将调制后的数字信号数据写入SDRAM模块中，同时通过串口通信模块发送给上位机在界面上显示星座图和波形图以观测数字信号的效果；CPLD模块将调制后的基带数字信号进行上变频并通过D/Α转换模块输出，本技术能实时发送64QAM、64QPSK、128QAM、256QAM，抗干扰能力强、稳定性好、研发周期短且硬件电路易于实现；本技术兼具热插拔、即插即用、易扩展、高速传输、人机交互、结构简单且成本低等特点。 【专利附图】【附图说明】 图1为本技术的结构图。 图2为本技术的整体架构示意图。 图3为CPLD模块中的电路图，(a)为EMP240T100C5芯片的引脚图，(b)为CPLD模块的JTAG 口。 图4为CPLD时钟模块电路图。 图5为TMS320VC5509芯片的引脚图。 图6为DSP时钟模块电路图。 图7为DSP复位电路电路图。 图8为HY57V561620芯片的引脚图。 图9为DAC900E D/Α数模转换芯片电路图。 图10为串口通信模块电路图:(a)是9引脚的异步传输标准接口 RS-232，(b)是美信(MAXM)公司为RS-232标准串口设计的单电源电平转换芯片MAX232，(c)是串口通信模块的晶振电路，(d)是使用SC16C550B芯片的通用异步接收/发送器(UART)。 图11为电源模块:(a)是系统电源模块，(b)是给放大器提供参考电压的电源模块。 【具体实施方式】 下面结合附图对本技术的技术方案做进一步的详细说明: 一种基于DSP的高阶调制信号发生器，包括DSP处理模块、时钟模块、SDRAM模块、CPLD模块、D/Α转换模块和输出模块；其中，时钟模块、CPLD模块、SDRAM模块分别与DSP处理模块连接，CPLD模块与时钟模块连接，SDRAM模块、CPLD模块、D/Α转换模块、输出模块依次顺序连接。还包括串口通信模块和上位机，其中上位机通过串口通信模块与DSP处理模块连接，串口通信模块与时钟模块连接。 时钟模块包括有源晶振、第一晶振和第二晶振；其中有源晶振与CPLD模块连接，第一晶振与DSP处理模块连接，第二晶振与串口通信模块连接。有源晶振为50MHz的有源晶振，第一晶振和第二晶振均为12MHz的晶振。D/Α转换模块包括D/Α数模转换芯片、放大电路、电压反转电路；其中D/Α数模转换芯片输出接放大电路，电压反转电路为放大电路提供本文档来自技高网...

【技术保护点】
一种基于DSP的高阶调制信号发生器，其特征在于，包括DSP处理模块、时钟模块、SDRAM模块、CPLD模块、D/A转换模块和输出模块；其中，时钟模块、CPLD模块、SDRAM模块分别与DSP处理模块连接，CPLD模块与时钟模块连接，SDRAM模块、CPLD模块、D/A转换模块、输出模块依次顺序连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：郭业才，吴彬彬，吴华鹏，毕丞，
申请(专利权)人：南京信息工程大学，
类型：新型
国别省市：江苏;32