一种并行高速链路系统的快速时域仿真方法技术方案

本发明专利技术公开了一种并行高速链路系统的快速时域仿真方法，本发解决现有技术对于脉冲边沿不对称及器件非线性系统驱动器无法得到最坏码型和最坏眼图，对信号抖动参数的计算描述不明确，眼宽的计算精度不高的问题。本发明专利技术实现步骤是：(1)选用并行高速链路系统；(2)建立SPICE模型；(3)获得边沿响应信号(4)计算仿真阶数；(5)获得上升边和下降边向量(6)获得最坏码型序列向量；(7)获得预估的最坏眼图；(8)用步骤(2)建立的SPICE模型仿真最坏眼图；(9)获得预估精度的绝对误差。本发明专利技术能够得到精确的眼宽和抖动数据。

【技术实现步骤摘要】

本专利技术属于电子
，更进一步涉及高速电路设计的快速时域仿真
中的一种并行高速链路系统的快速时域仿真方法。本专利技术可应用于对并行高速链路系统中最坏系统性能的评估。
技术介绍
随着电子系统向高速、高密度、低电压和大电流的趋势发展，板级互连的速度也越来越快，反射，串扰，地弹以及码间串扰(intersymbol interference ISI)等信号完整性问题日益凸显，上述问题对并行高速链路系统接收的信号质量有着严重的影响，因此在并行高速链路设计中快速评估这些信号完整性问题对系统性能的影响至关重要。目前预估并行高速链路系统性能的方法主要有统计域方法和时域方法，而基于统计链路的仿真流程中假设数据模板和抖动频谱是白色的，系统是线性的。这些假设将导致仿真不够准确。而时域快速仿真方法不仅能克服统计域仿真方法的缺陷还可以对并行高速链路系统性能进行准确快速的评估。Casper B.K.,Haycok M.and Mooney R发表的“An accurate and efficient analysis method for multi-Gb/s chip-to-chip signaling schemes”(IEEE Symposium on VLSI Circuits Digest of Technical Papers.2002,Jun.54–57)论文，文中首次提出峰值失真分析(Peak Distortion Analysis PDA)时域仿真方法，它是真正意义上开创快速时域仿真技术的先河。峰值失真分析(Peak Distortion Analysis PDA)预测最坏码型总体分两部分：第一部分，预测码间串扰(Inter Symbol Interference ISI)影响的码型；第二部分，预测串扰影响的码型。串扰影响的预测不需要定主光标，其他步骤和码间串扰(Inter Symbol Interference ISI)一致。串扰的操作比码间串扰(Inter Symbol Interference ISI)更简单，只需要依照码间串扰(Inter Symbol Interference ISI)后两个操作步骤即可。但是，该方法的不足之处在于：对于上升边响应和下降边响应不对称的情况，若采用峰值失真分析(Peak Distortion Analysis PDA)方法，边沿响应连1的情况将预测不准确。所以对于边沿不对称的驱动器构成的系统，峰值失真分析(Peak Distortion Analysis PDA)方法预测的眼高可能会比实际值偏大。Rambus Inc.,Los Altos,CA(US)申请的专利技术专利“TECHNIQUE FOR DETERMINING PERFORMANCE CHARACTERISTICS OF ELECTRONIC SYSTEMS”(United States Patent Application，Appl.No.:10/097133，Patent No.:US 6775809BI，Date of Patent:Aug，10，2004)中公开了一种双边沿响应(Double Edge Responses DER)时域仿真方法。该方法主要为两步：第一步，求向量，第二步，解向量。该方法的目的是求解出引起边沿脉冲响应中最坏的高电平，最坏的低电平，最好的高电平，最好的低电平的向量。该方法的不足之处在于：对于脉冲边沿不对称及器件非线性系统驱动器有可能无法得到最坏码型和最坏眼图；虽然双边沿响应(Double Edge Responses DER)时域仿真方法可以仿真非线性系统，但是由于双边沿响应(Double Edge Responses DER)时域仿真方法没有考虑当前位周期(Unit Inerval UI)范围外的驱动器的开关活动，所以该方法不能充分捕获系统的非线性效应对后续码元的影响。Ren J.and Oh D发表的“Multiple edge responses for fast and accurate system simulations”(IEEE Transactions on Advanced Packaging.2008,Nov,31(4).741–748.)论文中提出了多边沿响应(Multiple Edge Responses MER)时域仿真方法。该方法的具体步骤如下：1、定义多边沿响应(Multiple Edge Responses MER)上升边、下降边；2、求向量；3、确定仿真阶数；4、解向量。该方法的不足之处在于：该方法对信号抖动参数的计算描述不够明确，最后结果验证中仅给出了眼高的对比数据而未给出眼宽的对比数据，并且眼宽的计算精度不高。
技术实现思路
本专利技术的目的在于克服上述已有技术的不足，提出一种并行高速链路系统的快速时域仿真方法(Best Time-Domain Simulation BTDS)，以获得脉冲边沿不对称及器件非线性系统驱动器的最坏码型，并且提高了眼宽的仿真精度，进而设计出良好的系统驱动器。为实现上述目的，本专利技术的具体步骤包括如下：(1)选用并行高速链路系统。(2)建立SPICE模型：将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统的SPICE模型的建立。(3)获得边沿响应信号：(3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准上升边响应信号；(3b)将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准下降边响应信号；(3c)将有前导位0101010的上升边信号01010101111和零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前导位影响上升边响应信号；(3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到受前导位影响下降边响应信号。(4)计算仿真阶数：按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；N=Tt]]>其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信号和受前导位影响上升边响应信号相减的差值大于0.1％的持续时间，t表示基准上升边响应信号的上升边的上升时间。(5)获得上升边和下降边向量：...

【技术保护点】
一种并行高速链路系统的快速时域仿真方法，具体步骤如下：(1)选用并行高速链路系统；(2)建立SPICE模型：将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和传输线厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并行高速链路系统的通用模拟电路仿真器SPICE模型的建立；(3)获得边沿响应信号：(3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准上升边响应信号；(3b)将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到基准下降边响应信号；(3c)将有前导位0101010的上升边信号01010101111和零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果相减，得到受前导位影响上升边响应信号；(3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真器SPICE模型中进行仿真，得到受前导位影响下降边响应信号；(4)计算仿真阶数：按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；N=Tt]]>其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升边响应信号和受前导位影响上升边响应信号相减的差值大于0.1％的持续时间，t表示基准上升边响应信号的上升边的上升时间；(5)获得上升边和下降边向量：(5a)将受前导位影响上升边响应信号值与逻辑0响应信号值之差超过0.001的第一个点，设定为受前导位影响上升边响应信号的采样起点；(5b)将有前导位0101010的上升边信号01010101111，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响上升边响应信号；(5c)对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响上升边响应信号向量；(5d)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响上升边响应信号相加,获得有串扰噪声时的受前导位影响上升边响应信号；(5e)对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50个点，，获得15组有串扰噪声时的受前导位影响上升边响应信号向量；(5f)将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过0.001的第一个点，设定为受前导位影响下降边响应信号的采样起点；(5g)将有前导位0101010的下降边信号01010100000，加载到通用模拟电路仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰的受前导位影响下降边响应信号；(5h)对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组仅有码间串扰的受前导位影响下降边响应信号向量；(5i)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的受前导位影响下降边响应信号相加,获得有串扰噪声时的受前导位影响下降边响应信号；(5j)对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，获得15组有串扰噪声时的受前导位影响下降边响应信号向量；(6)获得最坏码型序列向量：采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量进行计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量；(7)获得预估的最坏眼图：将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽；(8)仿真并行高速链路系统的最坏眼图：用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将输入信号加载到步骤(2)中的并行高速链路系统的通用模拟电路仿真器SPICE模型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏眼图，记录最坏眼高和眼宽；(9)获得预估精度的绝对误差：(9a)将步骤(8)中的最坏眼高与步骤(7)中预估的最坏眼高代入下式，计算预估最坏眼高的绝对误差；ηH=|HBTDS-HSPICEHBTDS|]]>其中：ηH表示预估最坏眼高H的绝对误差，HBTDS表示用最优时域方法BTDS预估的最坏眼高H，HSPICE表示用通用模拟电路仿真器SPICE仿真的最坏眼高H；(9b)将步骤(8)中的最坏...

【技术特征摘要】
1.一种并行高速链路系统的快速时域仿真方法，具体步骤如下：
(1)选用并行高速链路系统；
(2)建立SPICE模型：
将并行高速链路系统中的线宽、线间距、介质厚度、介电常数、损耗因子和
传输线厚度参数值，赋给通用模拟电路仿真器SPICE模型中对应的参数，完成并
行高速链路系统的通用模拟电路仿真器SPICE模型的建立；
(3)获得边沿响应信号：
(3a)将基准的上升边信号00000001111加载到通用模拟电路仿真器SPICE
模型中进行仿真，得到基准上升边响应信号；
(3b)将基准的下降边信号11111110000加载到通用模拟电路仿真器SPICE
模型中进行仿真，得到基准下降边响应信号；
(3c)将有前导位0101010的上升边信号01010101111和零信号01010100000
加载到通用模拟电路仿真器SPICE模型中进行仿真，将这两个信号的仿真结果
相减，得到受前导位影响上升边响应信号；
(3d)将有前导位0101010的零信号01010100000加载到通用模拟电路仿真
器SPICE模型中进行仿真，得到受前导位影响下降边响应信号；
(4)计算仿真阶数：
按照下式，计算仿真并行高速链路系统中最坏眼图的阶数；
N=Tt]]>其中：N表示仿真并行高速链路系统中最坏眼图的阶数，T表示基准上升
边响应信号和受前导位影响上升边响应信号相减的差值大于0.1％的持续时间，t
表示基准上升边响应信号的上升边的上升时间；
(5)获得上升边和下降边向量：
(5a)将受前导位影响上升边响应信号值与逻辑0响应信号值之差超过0.001
的第一个点，设定为受前导位影响上升边响应信号的采样起点；
(5b)将有前导位0101010的上升边信号01010101111，加载到通用模拟电路
仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰

\t的受前导位影响上升边响应信号；
(5c)对仅有码间串扰的受前导位影响上升边响应信号，从采样起点处以上
升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50
个点，获得15组仅有码间串扰的受前导位影响上升边响应信号向量；
(5d)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰
的受前导位影响上升边响应信号相加,获得有串扰噪声时的受前导位影响上升
边响应信号；
(5e)对有串扰噪声时的受前导位影响上升边响应信号，从采样起点处以上
升边信号01010101111的一个位宽为间隔进行采样，采样15次，每次采样50
个点，，获得15组有串扰噪声时的受前导位影响上升边响应信号向量；
(5f)将受前导位影响下降边响应信号值，与逻辑1响应信号值之差超过
0.001的第一个点，设定为受前导位影响下降边响应信号的采样起点；
(5g)将有前导位0101010的下降边信号01010100000，加载到通用模拟电路
仿真器SPICE模型中，对模型中任意一根进攻线进行仿真，获得仅有码间串扰
的受前导位影响下降边响应信号；
(5h)对仅有码间串扰的受前导位影响下降边响应信号，从采样起点处以下
降边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50
个点，获得15组仅有码间串扰的受前导位影响下降边响应信号向量；
(5i)将对进攻线进行仿真时受害线上感应出的串扰噪声，与仅有码间串扰的
受前导位影响下降边响应信号相加,获得有串扰噪声时的受前导位影响下降边
响应信号；
(5j)对有串扰噪声时的受前导位影响下降边响应信号，从采样起点处以下降
边信号01010100000的一个位宽为间隔开始采样，采样15次，每次采样50个点，
获得15组有串扰噪声时的受前导位影响下降边响应信号向量；
(6)获得最坏码型序列向量：
采用格子法，对有串扰噪声时的受前导位影响上升边和下降边响应信号向量
进行计算，得到最坏累计电压和引起最坏眼图的最坏码型序列向量；
(7)获得预估的最坏眼图：
将获得的最坏码型序列向量加载到通用模拟电路仿真器SPICE模型中进行

\t仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，查看最坏
眼图，记录最坏眼高和眼宽；
(8)仿真并行高速链路系统的最坏眼图：
用通用模拟电路仿真器SPICE生成上升边和下降边不对称的输入信号，将
输入信号加载到步骤(2)中的并行高速链路系统的通用模拟电路仿真器SPICE模
型中进行仿真，将仿真结果加载到通用模拟电路仿真器SPICE波形查看器中，
查看最坏眼图，记录最坏眼高和眼宽；
(9)获得预估精度的绝对误差：
(9a)将步骤(8)中的最坏眼高与步骤(7)中预估的最坏眼高代入下式，计算...

【专利技术属性】
技术研发人员：刘洋，甄江平，赵强，原玉章，林永嘉，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西;61