能对单命令和批命令同时进行处理的SPI总线控制系统技术方案

本实用新型专利技术公开了能对单命令和批命令同时进行处理的SPI总线控制系统，它的计算机的第一通信端通过第一通信网口连接第一处理器，第一处理器的第一存储数据通信端连接第一嵌入式多媒体卡，第一处理器的第二存储数据通信端连接第一内存，每个第一SPI从设备通过对应的第一SPI总线连接第一处理器的SPI总线通信接口，计算机的第二通信端通过第二通信网口连接第二处理器，第二处理器的第一存储数据通信端连接第二嵌入式多媒体卡，第二处理器的第二存储数据通信端连接第二内存，每个第二SPI从设备通过对应的第二SPI总线连接第二处理器的SPI总线通信接口。本实用新型专利技术实现同时对SPI单命令和SPI批命令的处理，提高了效率。

【技术实现步骤摘要】
【专利摘要】本技术公开了能对单命令和批命令同时进行处理的SPI总线控制系统，它的计算机的第一通信端通过第一通信网口连接第一处理器，第一处理器的第一存储数据通信端连接第一嵌入式多媒体卡，第一处理器的第二存储数据通信端连接第一内存，每个第一SPI从设备通过对应的第一SPI总线连接第一处理器的SPI总线通信接口，计算机的第二通信端通过第二通信网口连接第二处理器，第二处理器的第一存储数据通信端连接第二嵌入式多媒体卡，第二处理器的第二存储数据通信端连接第二内存，每个第二SPI从设备通过对应的第二SPI总线连接第二处理器的SPI总线通信接口。本技术实现同时对SPI单命令和SPI批命令的处理，提高了效率。【专利说明】能对单命令和批命令同时进行处理的SPI总线控制系统
本技术涉及SPI (Serial Peripheral Interface,串行外设接口 )通信
，具体地指一种能对单命令和批命令同时进行处理的SPI总线控制系统。
技术介绍
SPI 接口的全称是(Serial Peripheral Interface)，意为串行外围接口，是Motorola公司首先在其MC68HCXX系列处理器上定义的。该接口一般使用4条线:串行时钟线(SCLK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)和低电平有效的从机选择线(NSS)。SPI接口用于CPU (Central Processing Unit,中央处理器)和外围低速器件之间进行同步串行数据传输。在主器件的移位脉冲下，数据按位传输，高位在前，低位在后，为全双工通信。其数据传输速度总体来说比IIC(Inter-1ntegratedCircuit，集成电路总线)总线要快，速度可达到几Mbps。SPI接口不需要如IIC进行寻址操作，且为全双工通信，显得简单高效。现有SPI总线控制系统的架构均为单独面向SPI单命令处理，并能通过多次的SPI单命令处理达到批量SPI命令处理的目的，但是，上述系统不能对SPI单命令和SPI批命令进行同时的处理，功能还不够完善，系统的运行效率较低。
技术实现思路
本技术的目的就是要提供一种能对单命令和批命令同时进行处理的SPI总线控制系统，该SPI总线控制系统功能更加完善，冋时也能提闻系统的运彳丁效率。 为实现此目的，本技术所设计的能对单命令和批命令同时进行处理的SPI总线控制系统，包括计算机、第一通信网口、第一处理器、第一嵌入式多媒体卡、第一内存和多个第一 SPI从设备，所述计算机的第一通信端通过第一通信网口连接第一处理器的通信端，第一处理器的第一存储数据通信端连接第一嵌入式多媒体卡，第一处理器的第二存储数据通信端连接第一内存，每个第一 SPI从设备通过对应的第一 SPI总线连接第一处理器的SPI总线通信接口，其特征在于:它还包括第二通信网口、第二处理器、第二嵌入式多媒体卡、第二内存、第一报警灯、第二报警灯和多个第二 SPI从设备，所述计算机的第二通信端通过第二通信网口连接第二处理器的通信端，第二处理器的第一存储数据通信端连接第二嵌入式多媒体卡，第二处理器的第二存储数据通信端连接第二内存，每个第二 SPI从设备通过对应的第二 SPI总线连接第二处理器的SPI总线通信接口，所述第一报警灯的信号输入端连接第一处理器的报警信号输出端，第二报警灯的信号输入端连接第二处理器的报警信号输出端。 上述技术方案中，它还包括蜂鸣器，所述第一处理器的报警信号输出端和第二处理器的报警信号输出端均与蜂鸣器的信号输入端连接。 上述技术方案中，所述每个第一 SPI从设备分别为串行外设接口闪存(SPIflash)、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。 上述技术方案中，所述每个第二 SPI从设备分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。 本技术的有益效果: 本技术通过设置上述第二通信网口、第二处理器、第二嵌入式多媒体卡、第二内存和多个第二 SPI从设备，实现了同时对SPI单命令和SPI批命令的处理，另外，本技术还能根据需要分别对SPI单命令和SPI批命令进行处理，进一步完善了 SPI总线控制系统的功能，同时，也提高了 SPI总线控制系统的运行效率。 【专利附图】【附图说明】 图1为本技术的结构示意图； 其中，I一计算机、2—第一通彳目网口、3—第一处理器、4一第一嵌入式多媒体卡、5一第一内存、6—第一 SPI从设备、7—第二通/[目网口、8—第二处理器、9一第二嵌入式多媒体卡、10—第二内存、11 一第二 SPI从设备、12—第二 SPI总线、13—第一 SPI总线、14一第一报警灯、15—第二报警灯、16—蜂鸣器。 【具体实施方式】 以下结合附图和具体实施例对本技术作进一步的详细说明: 如图1所述的能对单命令和批命令同时进行处理的SPI总线控制系统，包括计算机1、第一通信网口 2、第一处理器3、第一嵌入式多媒体卡4、第一内存5和多个第一 SPI从设备6，所述计算机I的第一通信端通过第一通信网口 2连接第一处理器3的通信端，第一处理器3的第一存储数据通信端连接第一嵌入式多媒体卡4，第一处理器3的第二存储数据通信端连接第一内存5，每个第一 SPI从设备6通过对应的第一 SPI总线13连接第一处理器3的SPI总线通信接口，它还包括第二通信网口 7、第二处理器8、第二嵌入式多媒体卡9、第二内存10、第一报警灯14、第二报警灯15和多个第二 SPI从设备11，所述计算机I的第二通信端通过第二通信网口 7连接第二处理器8的通信端，第二处理器8的第一存储数据通信端连接第二嵌入式多媒体卡9，第二处理器8的第二存储数据通信端连接第二内存10，每个第二 SPI从设备11通过对应的第二 SPI总线12连接第二处理器8的SPI总线通信接口，所述第一报警灯14的信号输入端连接第一处理器3的报警信号输出端，第二报警灯15的信号输入端连接第二处理器8的报警信号输出端。 上述技术方案中，它还包括蜂鸣器16，所述第一处理器3的报警信号输出端和第二处理器8的报警信号输出端均与蜂鸣器16的信号输入端连接。当某个处理器感应到某个SPI从设备硬件接触不好或者信号干扰严重无法通信时，该处理器控制蜂鸣器16发出报警信号，通知技术人员。 上述技术方案中，所述每个第一 SPI从设备6分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。所述每个第二 SPI从设备11分别为串行外设接口闪存、实时时钟、模数转换器、数字信号处理器和数字信号解码器中的一种。 本技术的工作过程为:系统上电启动后，第二处理器8将批处理程序加载到第二内存10并运行，运行程序的过程中会运行通讯子程序并等待接受计算机I发送的数据包。计算机I通过第二通信网口 7向第二处理器8发送批处理文件，第二处理器8中的批命令接受批处理文件并调用文件校验处理子程序，文件校验处理子程序在判断其合法有效后顺序存入第二嵌入式多媒体卡9中的链式存储子程序。第二处理器8中控制子程序会顺序从链式存储子程序取出指令，并判断指令为本文档来自技高网...

【技术保护点】
一种能对单命令和批命令同时进行处理的SPI总线控制系统，包括计算机(1)、第一通信网口(2)、第一处理器(3)、第一嵌入式多媒体卡(4)、第一内存(5)和多个第一SPI从设备(6)，所述计算机(1)的第一通信端通过第一通信网口(2)连接第一处理器(3)的通信端，第一处理器(3)的第一存储数据通信端连接第一嵌入式多媒体卡(4)，第一处理器(3)的第二存储数据通信端连接第一内存(5)，每个第一SPI从设备(6)通过对应的第一SPI总线(13)连接第一处理器(3)的SPI总线通信接口，其特征在于：它还包括第二通信网口(7)、第二处理器(8)、第二嵌入式多媒体卡(9)、第二内存(10)、第一报警灯(14)、第二报警灯(15)和多个第二SPI从设备(11)，所述计算机(1)的第二通信端通过第二通信网口(7)连接第二处理器(8)的通信端，第二处理器(8)的第一存储数据通信端连接第二嵌入式多媒体卡(9)，第二处理器(8)的第二存储数据通信端连接第二内存(10)，每个第二SPI从设备(11)通过对应的第二SPI总线(12)连接第二处理器(8)的SPI总线通信接口，所述第一报警灯(14)的信号输入端连接第一处理器(3)的报警信号输出端，第二报警灯(15)的信号输入端连接第二处理器(8)的报警信号输出端。...

【技术特征摘要】

【专利技术属性】
技术研发人员：彭骞，田方力，沈亚非，陈凯，秦明，
申请(专利权)人：武汉精测电子技术股份有限公司，
类型：新型
国别省市：湖北;42