描述了用于执行NAME指令的系统、方法和装置的实施例。VPBZHI的执行导致在第二源的每数据元素基础上，比数据元素的开始点高（更高有效）的位的归零。开始点由第一源中的数据元素的内容限定。结果数据元素被存储在目的地的相对应数据元素位置中。
【技术实现步骤摘要】
【专利摘要】描述了用于执行NAME指令的系统、方法和装置的实施例。VPBZHI的执行导致在第二源的每数据元素基础上，比数据元素的开始点高（更高有效）的位的归零。开始点由第一源中的数据元素的内容限定。结果数据元素被存储在目的地的相对应数据元素位置中。【专利说明】专利
本专利
一般涉及计算机处理器架构，尤其涉及在被执行时产生特定结果的指令。直量指令集或指令集架构(ISA)是与编程有关的计算机架构的一部分，且可包括本机数据类型、指令、寄存器架构、寻址模式、存储器架构、中断和异常处理以及外部输入和输出(I/O)。应注意术语指令在本文中一般指的是宏指令一提供给处理器以供执行的指令一与从处理器的解码器解码宏指令得到的微指令或微操作相反。附图简沭在附图各图中通过示例而不是限制说明了本专利技术，其中类似标记指示相似元件，且其中:图1示出根据本专利技术的一个实施例的一个有效位向量写掩码元素的数量和向量尺寸和数据元素尺寸之间的相关性。图2是用于执行一个或多个指令的处理器(处理器核)的示例性实施例的框图。图3示出VPBZHI的操作的示例性图示。图4示出处理器中VPBZHI指令的执行的实施例。图5示出处理VPBZHI指令的方法的实施例。图6是根据本专利技术的一个实施例的寄存器架构600的框图。图7A是示出根据本专利技术的实施例的有序流水线以及示例性寄存器重命名、无序发布/执行流水线的框图。图7B是示出根据本专利技术的实施例的有序流水线以及示例性寄存器重命名、无序发布/执行流水线的框图。图8A-B示出更特定的示例性有序核架构的框图，其核可以是芯片中的若干逻辑块之一(包括相同类型和/或不同类型的其它核)。图9是根据本专利技术的实施例的处理器900的框图，该处理器可具有一个以上的核，可具有集成的存储器控制器，且可具有集成的图形。图10-13是示例性计算机架构的框图。图14是根据本专利技术的实施例的使用软件指令转换器将源指令集中的二进制指令转换为目标指令集中的二进制指令的框图。 【具体实施方式】 在下面的描述中，阐述了很多具体细节。然而，应当理解，本专利技术的实施例可在没有这些具体细节的情况下实践。在其他情况下，没有详细示出已知的电路、结构，以及技术，以便不至于使本描述变得模糊。 在说明书中对“一个实施例”、“一实施例”、“示例实施例”等的参考指示所描述的实施例可包括特定特征、结构或特性，但并不一定每个实施例都包括该特定特征、结构或特性。此外，这样的短语不一定是指同一个实施例。此外，当结合实施例描述特定特征、结构或特性时，认为本领域技术人员知道结合无论是否明显描述的其他实施例来实现这些特征、结构或特性。 Μ? 指令集架构与微架构不同，微架构是实现ISA的处理器的内部设计。具有不同微架构的处理器可共享公共指令集。例如，英特尔奔腾四(Pentium4)处理器、英特尔酷睿(Core)处理器、以及来自加利福尼亚州桑尼威尔(Sunnyvale)的高级微设备有限公司(Advanced Micro Devices, Inc.)的诸多处理器执行几乎相同版本的x86指令集(在更新的版本中加入了一些扩展)，但具有不同的内部设计。例如，ISA的相同寄存器体系结构在不同的微体系结构中使用已知的技术以不同方法来实现，包括专用物理寄存器、使用寄存器重命名机制(诸如，如美国专利N0.5，446，912所述，使用寄存器假名表(MT)、重排序缓冲器(R0B)、以及引退寄存器文件；如果美国专利N0.5，207，132所述，使用多个寄存器映射和池)的一个或多个动态分配物理寄存器等。除非明确指出，否则短语寄存器架构、寄存器文件和寄存器指的是对软件/程序员可见的那些以及指令指定寄存器的方式。在期望特殊性的情况下，形容词逻辑、架构或软件可见物可用于指示寄存器架构中的寄存器/文件，同时不同的形容词将用于指定给定微架构中的寄存器(例如，物理寄存器、重排序缓冲器、引退寄存器、寄存器池)。 指令集包括一个或多个指令格式。给定的指令格式定义多个字段(位数、位的位置)以特别指定将要被执行的操作以及将要被执行的操作的操作数。给定的指令利用给定的指令格式来表达，并且指定操作和操作数。指令流是特定的指令序列，其中序列中的每个指令是指令按照指令格式的存在。 科学应用、金融应用、自动向量化通用应用、RMS (识另U、挖掘和合成)应用/视觉和多媒体应用(诸如，2D/3D图形、图像处理、视频压缩/解压缩、语音识别算法和音频处理)通常需要对大量数据项(称为“数据并行性”)进行相同的操作。单指令多数据(SIMD)指的是使得处理器在多个数据项目上执行相同操作的一种类型的指令。SMD技术尤其适用于处理器，这些处理器将寄存器中的诸个位(bit)逻辑地划分入多个固定大小的数据元素，每个数据元素表示单独的值。例如，64位寄存器中的诸个位可被指定为源操作数，该源操作数被操作为四个单独的16位数据元素,每个数据元素表示单独的16位值。作为另一个示例，256位寄存器中的位可被指定为源操作数,该源操作数被操作为四个单独的64位打包数据元素(四字(Q)尺寸数据元素)、该源操作数被操作为八个单独的32位打包数据元素(双字(D)尺寸数据元素)、该源操作数被操作为十六个单独的16位打包数据元素(字(W)尺寸数据元素)、或该源操作数被操作为三十二个单独的8位打包数据元素(字节(B)尺寸数据元素)。该数据类型可被称为打包数据类型或向量数据类型，并且该数据类型的操作数被称为打包数据操作数或向量操作数。换句话说，打包数据项或向量指的是打包数据元素的序列；并且打包数据操作数或向量操作数是SMD指令(也称为打包数据指令或向量指令)的源操作数或目的地操作数。 作为示例，一种类型的SMD指令指定将要以垂直方式在两个源向量操作数上执行的单个向量操作，以生成相同大小的、具有相同数量的数据元素、具有相同数据元素次序的目的地向量操作数(也被称为是结果向量操作数)。源向量操作数中的数据元素被称为源数据元素，而目的地向量操作数中的数据元素被称为目的地或结果数据元素。这些源向量操作数具有相同尺寸且包含相同宽度的数据元素，因此它们包含相同数量的数据元素。两个源向量操作数中的相同位位置中的源数据元素形成数据元素对(也称为相对应的数据元素；即，每个源操作数的数据元素位置O中的数据元素相对应,每个源操作数的数据元素位置I中的数据元素相对应，等等)。SMD指令指定的操作在这些源数据元素对中的每对上单独执行，以生成匹配数量的结果数据元素，并且因此每对源数据元素具有相对应的结果数据元素。因为操作是垂直的，且因为结果向量操作数尺寸相同，具有相同数量的数据元素，且结果数据元素以与源向量操作数相同的数据元素顺序存储，结果数据元素在结果向量操作数中的位位置与源向量操作数中的相对应源数据元素对相同。除SIMD指令的这种示例性类似外，存在各种其它类型的SIMD指令(例如，仅具有一个源向量操作数或具有两个以上的源向量操作数；以水平方式操作；生成不同尺寸的结果向量操作数，具有不同尺寸的数据元素和/或具有不同的数据元素顺序)。应理解，术语目的地向量操作数(或目的地操作数)被定义为执行由指令指定的操作的直接结果，包括该目的地操作数在位置处的存储(在寄存器中或在该指令指定的存储器地址处)，使本文档来自技高网...
【技术保护点】
一种设备，包括：解码逻辑，用于解码从指定的位位置开始的向量打包零高位（VPBZHI）指令，所述VPBZHI指令包括第一和第二源操作数和目的地操作数；执行逻辑，用于执行经解码的VPBZHI指令以导致，对于第一源操作数的每个数据元素位置，确定用于对第二源在该开始位置的数据元素开始的值进行归零的开始位位置，对于第二源操作数的每个对应的数据元素位置，比所述第一源操作数的相对应数据元素位置的开始位位置更高有效或与之相等的位位置中的位的归零，将任何归零后的第二源的目的地操作数值存储在相应的数据元素位置中。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：E·乌尔德阿迈德瓦尔，R·凡伦天，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。