【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种用于描述单栅非易失存储单元的理论模型,该理论模型如下：其中，Qg_C,0表示控制管的栅极初始电荷，Qg_T,0表示隧穿管的栅极初始电荷，Vgc表示浮栅与控制端子之间的电势差，Vgt表示浮栅与隧穿端子之间的电势差。根据本专利技术所提出的理论模型，设计者可以精确的得出存储单元的浮栅电势与浮栅电荷以及外部端口电压之间的关系，从而能够正确的评估、优化所设计的单栅非易失存储单元。【专利说明】
本专利技术属于微电子
，涉及半导体集成电路的存储技术，具体是指与标准 CMOS工艺兼容的单栅非易失存储单元。
技术介绍
近年来，各种不同结构的单栅非易失存储单元被提出。这种类型的存储单元能 够与标准CMOS工艺兼容，被应用在很多低成本、小容量的场合，如射频识别标签芯片以及 微控制器。目前有多种机制可以对单栅非易失存储单元进行擦写，如沟道热载流子注入、 F〇Wler-N〇rdheim(FN)隧穿等。FN隧穿具有低功耗、高效率的特点，因此被广泛应用。典 型的单栅非易失存储单元如图1所示，包括控制管101以及隧穿管102,控制管101的源极 105、漏极106以及阱103连接在一起构成控制端子，隧穿管102的源极107、漏极108以及 阱104连接在一起构成隧穿端子，控制管101的栅极与隧穿管102的栅极连接在一起构成 浮栅109。 对存储单元进行评估及优化需要一个精确的模型来支持，而目前通用的BSIM3V3 模型并不支持FN隧穿或热载流子注入等物理机制，并且也不支持对浮栅器件的仿真，因此 无法直接使用电路仿真...
【技术保护点】
一种用于描述单栅非易失存储单元的理论模型，其特征在于，该理论模型如下：Qfg-Qg_T,0-Qg_C,0=∫0VgtCgg_TdVgt+∫0VgcCgg_CdVgc]]>其中，Qg_C，0表示控制管的栅极初始电荷，Qg_T,0表示隧穿管的栅极初始电荷，Vgc表示浮栅与控制端子之间的电势差，Vgt表示浮栅与隧穿端子之间的电势差。
【技术特征摘要】
【专利技术属性】
技术研发人员：李聪，李建成，尚靖，李文晓，王震，吴建飞，郑黎明，曾祥华，李松亭，李浩，
申请(专利权)人：中国人民解放军国防科学技术大学，湖南晟芯源微电子科技有限公司，
类型：发明
国别省市：湖南;43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。