在偏好加载的系统中存在加载竞争的情况下用于存储的前进机制技术方案

一种多处理器数据处理系统包括多个高速缓存存储器，其包括高速缓存存储器。响应于高速缓存存储器检测到指定与正由高速缓存存储器处理的第一读取类型操作的目标地址相同的目标地址的存储修改操作，高速缓存存储器提供对存储修改操作的重试响应。响应于读取类型操作的完成，高速缓存存储器进入裁判模式。在裁判模式中时，高速缓存存储器临时动态增加以所述目标地址为目标的任何第二存储修改操作相对于以所述目标地址为目标的任何第二读取类型操作的优先级。

【技术实现步骤摘要】
【国外来华专利技术】多处理器数据处理系统以及其中的方法、高速缓存存储器和处理单元
本专利技术一般地涉及数据处理并且具体涉及在数据处理系统中服务处理器操作。更具体地，本专利技术涉及在数据处理系统中动态增加存储修改操作相对于读取类型操作的优先级。
技术介绍
诸如服务器计算机系统之类的常规的对称多处理器(SMP)计算机系统包括全部耦合到系统互连的多个处理单元，该系统互连通常包括一个或多个地址、数据和控制总线。耦合到系统互连的是系统存储器，其表示多处理器计算机系统中的易失性存储器的最低级别并且其一般对于所有处理单元的读取访问和写入访问来说是可访问的。为了降低驻留在系统存储器中的指令和数据的访问延时，每个处理单元通常进一步由相应多级高速缓存层次结构来支持，其较低级别可以由一个或多个处理器核共享。高速缓存存储器通常被利用用于临时缓冲可能由处理器访问的存储器块以便通过降低由必须从系统存储器加载需要的数据和指令而引入的访问延时来加速处理。在一些多处理器(MP)系统中，高速缓存层次结构包括至少两个级别。级别一(L1)或高级别高速缓存通常是与特定处理器核关联的专用高速缓存并且不能由MP系统中的其它核访问。通常，响应于诸如加本文档来自技高网...

【技术保护点】
一种在包括多个高速缓存存储器的多处理器数据处理系统中的方法，所述多个高速缓存存储器包括一个高速缓存存储器，所述方法包括：响应于所述高速缓存存储器检测到指定与正由所述高速缓存存储器处理的第一读取类型操作的目标地址相同的目标地址的第一存储修改操作：提供对所述存储修改操作的重试响应；以及响应于所述读取类型操作的完成，进入裁判模式；以及在所述裁判模式中时，所述高速缓存存储器临时动态增加以所述目标地址为目标的任何第二存储修改操作相对于以所述目标地址为目标的任何第二读取类型操作的优先级。

【技术特征摘要】
【国外来华专利技术】2012.02.08 US 13/368,9581.一种多处理器数据处理系统中的方法，所述多处理器数据处理系统包括高速缓存存储器，所述方法包括：响应于所述高速缓存存储器检测到指定与正由所述高速缓存存储器处理的第一读取类型操作的目标地址相同的目标地址的第一存储修改操作，其中，所述高速缓存存储器的数据阵列的内容的目录包括一致性状态信息，所述第一读取类型操作和所述第一存储修改操作具有与所述一致性状态关联的目标地址：响应于确定所述高速缓存存储器由所述一致性状态信息指派用于服务指定所述目标地址的操作，所述高速缓存存储器提供对所述第一存储修改操作的重试响应；以及响应于所述读取类型操作的完成，所述高速缓存存储器进入裁判模式；以及在所述裁判模式中时，所述高速缓存存储器临时动态增加以所述目标地址为目标的任何第二存储修改操作相对于以所述目标地址为目标的任何第二读取类型操作的优先级。2.根据权利要求1所述的方法，其中：增加对所述目标地址的任何第二存储修改访问的优先级包括当在所述高速缓存存储器处不存在指定所述高速缓存存储器处的所述目标地址的另一个未决操作的情况下，提供对所述第二读取类型操作的重试响应。3.根据前述任一项权利要求所述的方法，进一步包括：在裁判模式中时，接收指定所述相同的目标地址的第二存储修改操作；响应于接收到指定所述相同的目标地址的所述第二存储修改操作：退出裁判模式，以及在所述高速缓存存储器处服务所述第二存储修改操作。4.根据权利要求3所述的方法，其中：所述第一存储修改操作和所述第二存储修改操作从相同主机接收。5.根据项权利要求1、2或4所述的方法，进一步包括：检测在没有接收到指定所述相同的目标地址的第二存储修改操作的情况下存在的超时条件；以及响应于检测到所述超时条件，所述高速缓存存储器退出裁判模式。6.根据权利要求1、2或4所述的方法，其中所述高速缓存存储器仅在与所述目标地址关联的高速缓存状态是共享修改状态的情况下进入裁判模式。7.一种用于多处理器数据处理系统的高速缓存存储器，所述高速缓存存储器包括：数据阵列；所述数据阵列的内容的目录，其中所述目录包括...

【专利技术属性】
技术研发人员：D·E·威廉斯，G·L·格思里，H·M·李，J·施蒂彻利，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：美国;US