用于内建错误更正的储存装置及其操作方法制造方法及图纸

本发明专利技术公开了一种用于内建错误更正的储存装置及其操作方法，该装置包括一存储器阵列，其储存一数据以及对应于该数据的多个错误更正码、一数据路径、一多层缓冲结构，其位于该存储器阵列与该I/O数据路径之间。存储器阵列包括用于分页模式运作的多个数据线。缓冲结构包括具有链接至该多个数据线中各自数据线的多个存储单元的一第一缓冲、耦合至该第一缓冲中的该多个存储单元的一第二缓冲以及耦合至该第二缓冲以及该输入/输出数据路径的一第三缓冲。装置包括逻辑，其耦合至该多层缓冲结构，以对分页读取或分页写入运作中至少一运作，透过该多层缓冲结构对在该存储器阵列与该输入/输出数据路径之间移动的分页数据施行一逻辑程序。

【技术实现步骤摘要】
用于内建错误更正的储存装置及其操作方法
本申请案要求享有2013年3月12日提出的美国临时申请案61/776,835的权益，其中该申请案内容在这里都被全部引入作为参考。本专利技术是关于集成电路存储器装置以及对电路使用错误更正码(ECC)，尤其涉及一种用于内建错误更正的储存装置及其操作方法。
技术介绍
高密度存储器装置被设计为包括闪存位的阵列或其他存储器位的形式。举例来说，存储器包括存储器阵列，其可储存分页数据以及对应的分页数据的错误更正码。装置包括错误更正码逻辑，其用ECC侦测及更正对应的分页数据的错误。装置包括耦合于存储器阵列、ECC逻辑及数据路径的分页缓冲。分页缓冲包括第一缓冲，第一缓冲用于读取运作的感测放大器、用于写入运作的编程缓冲用于分页数据的数据的读取及写入运作的快取。用于读取运作，分页数据的数据及用于分页的ECC从存储器阵列被移动至第一缓冲，然后从第一缓冲至快取。如果ECC逻辑被开启，ECC逻辑使用对应的ECC于数据上且更正储存于快取中的数据。更正的数据从快取被移至数据路径。然而，从下一页的分页数据的数据在快取中更正的数据从快取被移至数据路径以前无法被移动至快取。原因是存本文档来自技高网...

【技术保护点】
一种装置，包括：一存储器阵列，其储存一数据以及对应于该数据的多个错误更正码(ECC)，该存储器阵列包括用于分页模式运作的多个数据线；一输入/输出数据路径；一多层缓冲结构，其位于该存储器阵列与该输入/输出数据路径之间，其中该多层缓冲结构包括具有链接至该多个数据线中各自数据线的多个存储单元的一第一缓冲、耦合至该第一缓冲中的该多个存储单元的一第二缓冲以及耦合至该第二缓冲以及该输入/输出数据路径的一第三缓冲；以及一逻辑，其耦合至该多层缓冲结构，以对分页读取或分页写入运作中至少一运作，透过该多层缓冲结构对在该存储器阵列与该输入/输出数据路径之间移动的分页数据施行一逻辑程序。

【技术特征摘要】
2013.03.11 US 61/775,699;2013.07.25 US 13/951,1301.一种装置，包括：一存储器阵列，其储存一数据以及对应于该数据的多个错误更正码(ECC)，该存储器阵列包括用于分页模式运作的多个数据线；一输入/输出数据路径；一多层缓冲结构，其位于该存储器阵列与该输入/输出数据路径之间，其中该多层缓冲结构包括具有链接至该多个数据线中各自数据线的多个存储单元的一第一缓冲、耦合至该第一缓冲中的该多个存储单元的一第二缓冲以及耦合至该第二缓冲以及该输入/输出数据路径的一第三缓冲；以及一逻辑，其耦合至该多层缓冲结构，以对分页读取或分页写入运作中至少一运作，透过该多层缓冲结构对在该存储器阵列与该输入/输出数据路径之间移动的分页数据施行一逻辑程序；其中，该第三缓冲包括一第一存储器单元，其由一储存总线耦合至该第二缓冲，一第二存储器单元，其由该储存总线或一第二总线耦合至该第二缓冲，以及一程序，当从该第一存储器单元与该第二存储器单元移动数据至该输入/输出数据路径时，从该第二缓冲移动数据至该第一存储器单元与该第二存储器单元其中之一。2.根据权利要求1所述的装置，更包括：一错误更正码逻辑，用对应的该多个错误更正码于该数据中侦测与更正错误；以及一控制器，该控制器耦合于该多层缓冲结构；其中，该错误更正码逻辑包括一程序，其用于时间重叠操作从该第三缓冲移动一第一分页的错误更正的数据至该输入/输出数据路径、从该第二缓冲移动第二分页的数据至该第三缓冲，从该第一缓冲移动第三分页的数据至该第二缓冲，以及在数据被移出该第二缓冲前在一序列中运用该错误更正码逻辑于数据分页的错误侦测。3.根据权利要求1所述的装置，其中该第三缓冲包括的该程序，当从该输入/输出数据路径移动数据至该第一存储器单元与该第二存储器单元时，从该第一存储器单元与该第二存储器单元其中之一移动数据至该第二缓冲。4.根据权利要求1所述的装置，更包括：一错误更正码逻辑，其用于为数据计算ECC；以及一控制器，其耦合至该多层缓冲结构；其中，该错误更正码逻辑包括一程序，其用于时间重叠操作从该数据路径移动一第二分页至该第三缓冲、用ECC逻辑计算的ECC从该第三缓冲移动第二分页的数据至该第二缓冲、从该第二缓冲移动该第二分页的数据至该第一缓冲，以及在数据被移出该第二缓冲前在一序列中运用该ECC逻辑于数据分页中计算ECC。5.一种操作一存储器装置的方法，该存储器装置包括一存储器阵列，其储存一数据以及对应于该数据的多个错误更正码、多个数据线以及位于该存储器阵列与一输入/输出数据路径之间的一多层缓冲结构，其中该缓冲结构包括具有链接至该多个数据线中各自数据线的多个存储单元的一第一缓冲，耦合至该第一缓冲中的该多个存储单元的一第二缓冲，以及耦合至该第二缓冲以及该输入/输出数据路径的一第三缓冲，该方法在重叠时间运作中具体包括：从该第三缓冲移动一第一分页的错误更正的数据至该数据路径；从该第二缓冲移动一第二分页的数据至该第三缓冲；从该第一缓冲移动一第三分页的数据至该第二缓冲；以及在该数据被移出该第二缓冲前，运用错误更正码逻辑对接续的分页数据进行错误侦测。6.根据权利要求5所述的方法，其中该第三缓冲包括耦合...

【专利技术属性】
技术研发人员：刘逸青，罗棋，洪硕男，洪俊雄，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾;71