提供了用于标记需要写回持久存储的非事务代码区的开头和结束的指令。所描述的处理器具有到非易失性随机存取存储器的接口和逻辑电路。该逻辑电路用于标识事务所修改的高速缓存行，该事务将易失性随机存取存储器看作该事务的持久存储。该逻辑电路还用于标识与事务不同的软件进程所修改的高速缓存行，该软件进程也将所述非易失性随机存取存储器看作持久存储。
【技术实现步骤摘要】
用于标记需要写回持久存储的非事务代码区的开头和结束的指令专利
本专利技术一般涉及计算机系统领域。更具体而言，本专利技术涉及一种用于实现包括非易失性存储器层的多级存储器分层结构的装置和方法。相关技术描述A.当前存储器和存储配置当今，计算机创新的限制因素之一是存储器和存储技术。在常规计算机系统中，系统存储器（也称为主要存储器、主存储器、可执行存储器）通常由动态随机存取存储器（DRAM）来实现。基于DRAM的存储器甚至在没有存储器读或写发生时也消耗功率，因为它必须不断地对内部电容再充电。基于DRAM的存储器是易失性的，这意味着一旦移除电源，存储在DRAM存储器中的数据就丢失。常规计算机系统还依赖于多级高速缓存来提高性能。高速缓存是置于处理器与系统存储器之间的高速存储器，与从系统存储器对存储器访问请求进行服务相比，所述高速存储器对这些请求进行更快服务。这样的高速缓存通常用静态随机存取存储器（SRAM）来实现。高速缓存管理协议可被用来确保最频繁访问的数据和指令被存储在各级高速缓存之一内，从而降低了存储器访问操作的数量并提高了性能。至于大容量存储（也被称为次级存储或盘存储），常规大容量存储设备通常包括磁介质（例如，硬盘驱动器）、光学介质（例如，光盘（CD）驱动器、数字多功能盘（DVD），等等）、全息介质、和/或大容量存储闪存（例如，固态驱动器（SSD）、可移动闪存驱动器，等等）。一般而言，这些存储设备被认为输入/输出（I/O）设备，因为它们由处理器通过实现各I/O协议的各I/O适配器来访问。这些I/O适配器和I/O协议消耗大量功率并且可对管芯面积和该平台的形状因子具有显著影响。在没有连接到持久电源时具有有限电池寿命的便携式或移动设备（例如，膝上型计算机、上网本、平板计算机、个人数字助理（PDA）、便携式媒体播放器、便携式游戏设备、数码相机、移动电话、智能电话、功能电话等）可包括通常经由低功率互连和I/O控制器耦合到处理器以满足活动和空闲功率预算的可移动大容量存储设备（例如，嵌入式多媒体卡（eMMC）、安全数字（SD）卡）。对于固件存储器（诸如，引导存储器（也被称为BIOS闪存）），常规计算机系统通常使用闪存设备来存储被频繁读取但极少（或从不）被写入的持久系统信息。例如，处理器在引导过程（基本输入输出系统（BIOS）镜像）期间执行来初始化关键系统组件的初始指令通常被存储在闪存设备中。当前市场上可获得的闪存设备通常具有有限的速度（例如，50MHz）。这一速度通过读协议的开销而进一步降低（例如，2.5MHz）。为了加快BIOS执行速度，常规处理器通常在引导过程的预扩展固件接口阶段对BIOS代码的一部分进行高速缓存。处理器高速缓存的大小对PEI阶段中使用的BIOS代码（也被称为“PEIBIOS代码”）的大小形成约束。B.相变存储器（PCM）以及相关技术相变存储器（PCM）（有时也称为相变随机存取存储器（PRAM或PCRAM）、PCME、奥弗辛斯基统一存储器、或硫族RAM（C-RAM））是采用硫属化物玻璃的独特行为的一种类型的非易失性计算机存储器。作为电流穿过所产生的热的结果，硫属化物玻璃可在两个状态之间切换：晶体和无定形。PCM的最近版本可以达到两个附加区别状态。PCM提供比闪存更高的性能，因为PCM的存储器元件可更快速地切换，写入（将单独的位改变成1或0）可以无需首先擦除整个单元块来完成，并且因写入而造成的降级被降低（PCM设备可以保留大约100百万写入周期；PCM降级是由于编程、金属（以及其他材料）迁移、以及其他机制期间的热扩散）。附图说明以下的描述和附图用于图示本专利技术的实施例。在附图中：图1示出了根据本专利技术的一个实施例的高速缓存和系统存储器安排；图2示出了本专利技术的一个实施例中采用的存储器和存储分层结构；图3示出了可在其上实现本专利技术的各实施例的计算机系统；图4示出了事务过程；图5示出了具有用于跟踪对高速缓存的改变的特殊硬件的处理器；图6示出了使用图5的特殊硬件来将非事务数据改变写入持久存储的过程；图7示出了集成过程，该过程示出了图5的特殊硬件可被用来由事务退回和非事务写入持久存储来支持；图8示出了编译过程。具体实施方式在以下描述中，陈述了诸如逻辑实现、操作码、指定操作数的手段、资源划分/共享/复制实现、系统组件的类型和相互关系、以及逻辑划分/整合选择之类的多个具体细节，以提供对本专利技术的更透彻理解。然而，本领域技术人员应当领会，没有这些具体细节也可实践本专利技术。在其它实例中，未详细示出控制结构、门级电路以及完整软件指令序列，以免使本专利技术难以理解。本领域技术人员利用所包括的描述将能在无需过度实验的情况下实现适当的功能。在说明书中对“一个实施例”、“一实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但并不一定每个实施例都需要包括该特定特征、结构或特性。此外，这样的短语不一定是指同一个实施例。此外，当参考一个实施例描述特定特征、结构或特性时，认为在本领域技术人员学识范围内，可以与其他实施例一起实施这样的特征、结构或特性，不论是否有明确描述。在以下描述和权利要求书中，可使用术语“耦合”和“连接”及其衍生词。应当理解，这些术语不旨在作为彼此的同义词。“耦合”用于指示两个或多个元件彼此合作或相互作用，但它们可能或可能不直接物理或电接触。“连接”被用来指示在彼此耦合的两个或更多个元件之间建立通信。用括号括起来的文本以及具有虚线边界的框（例如，大虚线、小虚线、点虚线、点线）在此有时被用来示出向本专利技术的实施例添加附加特征的可任选操作/组件。然而，这些记号不应当被认为是意味着它们是唯一的选项或可任选操作/组件和/或具有实线边界的框在一些实施例中不是可任选的。介绍存储器容量和性能要求随着处理器核以及新使用模型（如虚拟化）的数量的增加而继续增加。另外，存储器功率和成本已分别变成电子系统的总体功率和成本的重要组成部分。一些实施例通过在各存储器技术之间智能地细分性能要求和容量要求来解决以上挑战。这一方法的焦点在于用相对少量的相对高速存储器（如DRAM）来提供性能，同时使用非常密集的非易失性随机存取存储器（NVRAM）来实现系统存储器体。以下描述的本专利技术的各实施例定义使得能够将分层存储器子系统组织用于NVRAM的平台配置。在存储器分层结构中使用NVRAM还启用了新用途，如扩展的引导空间和大容量存储实现。图1示出了根据本专利技术的实施例的高速缓存和系统存储器安排。具体而言，图1示出了包括一组内部处理器高速缓存120、担当远存储器高速缓存121的“近存储器”以及“远存储器”122的存储器分层结构，近存储器可包括内部高速缓存106和外部高速缓存107-109两者。在本专利技术的一些实施例中，可被用于“远存储器”的一种特定类型的存储器是非易失性随机存取存储器（“NVRAM”）。如此，以下提供了NVRAM的概览，此后是远存储器和近存储器的概览。A.非易失性随机存取存储器（“NVRAM”）存在用于NVRAM的许多可能的技术选择，包括PCM、相变存储器和开关（PCMS）（后者是前者的更具体实现）、字节可寻址的持久存储器（BPRAM）、存储类存储器（SCM）、通用存储器、Ge2Sb2Te5、可编程金属化单元（PMC）、电阻存储器（R本文档来自技高网...
【技术保护点】
一种处理器，包括：到非易失性随机存取存储器的接口；以及用于以下操作的逻辑电路：标识事务所修改的要被持久储存到所述非易失性随机存取存储器的高速缓存行；以及标识软件进程所修改的要被持久储存到所述非易失性随机存取存储器的高速缓存行。
【技术特征摘要】
2013.03.15 US 13/843,7601.一种处理器，包括：到非易失性随机存取存储器的接口；以及用于以下操作的逻辑电路：检测对所述非易失性随机存取存储器进行写入的非事务操作的开始或者启用跟踪高速缓存行改变的特殊硬件的事务操作的开始；检测到所述非事务操作的开始的情况下，由跟踪高速缓存行改变的特殊硬件跟踪写入所述非易失性随机存取存储器的高速缓存行来发现由所述非事务操作的修改，以及在检测到所述非事务操作的结束的情况下将经修改的高速缓存行写回所述非易失性随机存取存储器；以及检测到事务操作的开始的情况下，由跟踪高速缓存行改变的特殊硬件跟踪在所述事务操作中被写入的高速缓存行，以及在检测到所述事务操作的结束的情况下执行提交或者退回。2.如权利要求1所述的处理器，其特征在于，所述非易失性随机存取存储器是相变存储器。3.如权利要求2所述的处理器，其特征在于，所述非易失性随机存取存储器是相变存储器和开关。4.如权利要求1-3中的任一项所述的处理器，其特征在于，还包括指令执行流水线，用于执行第一指令以标识对所述非易失性随机存取存储器进行写入的非事务操作的开始和执行第二指令以标识对所述非易失性随机存取存储器进行写入的非事务操作的结束。5.如权利要求4所述的处理器，其特征在于，还包括耦合到所述指令执行流水线和所述逻辑电路的高速缓存转储清除电路。6.如权利要求5所述的处理器，其特征在于，所述指令执行流水线阻止任何其他指令的执行，直至对所述非易失性随机存取存储器进行写入的非事务操作的结束。7.一种计算机实现的方法，包括：由处理器检测对非易失性随机存取存储器进行写入的非事务操作的开始或者启用跟踪高速缓存行改变的所述处理器的特殊硬件的事务操作的开始；检测到所述非事务操作的开始的情况下，由跟踪高速缓存行改变的特殊硬件跟踪写入所述非易失性随机存取存储器的高速缓存行来发现由所述非事务操作的修改，以及在检测到所述非事务操作的结束的情况下将经修改的高速缓存行写回所述非易失性随机存取存储器；以及检测到事务操作的开始的情况下，由跟踪高速缓存行改变的特殊硬件跟踪在所述事务操作中被写入的高速缓存行，以及在检测到所述事务操作的结束的情况下执行提交或者退回。8.如权利要求7所述的方法，其特征在于，第一指令的执行使得所述处理器标识对所述非易...
【专利技术属性】
技术研发人员：T·威尔豪姆，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。