在视频分析中的视频编码制造技术

视频分析可用于通过选择性地对帧的仅仅部分进行编码并替代地使用之前编码的部分来帮助视频编码。之前编码的部分可在后续帧具有小于阈值的运动水平时被使用。在这样的情况下，在一些实施例中，后续帧的全部或部分可以不被编码，从而增加了带宽和速度。

【技术实现步骤摘要】
【国外来华专利技术】【专利摘要】视频分析可用于通过选择性地对帧的仅仅部分进行编码并替代地使用之前编码的部分来帮助视频编码。之前编码的部分可在后续帧具有小于阈值的运动水平时被使用。在这样的情况下，在一些实施例中，后续帧的全部或部分可以不被编码，从而增加了带宽和速度。【专利说明】在视频分析中的视频编码
技术介绍
这通常涉及计算机，且特别是涉及视频处理。存在很多应用，其中视频必须被处理和/或存储。一个示例是视频监视，其中一个或多个视频馈送可为了安全或其它目的而被接收、分析并处理。另一常规应用是用于视频会议。一般，通用处理器(例如中央处理单元)用于视频处理。在一些情况下，被称为图形处理器的专用处理器可帮助中央处理单元。视频分析涉及包含关于视频信息的内容的信息。例如，视频处理可包括内容分析，其中内容视频被分析，以便检测某些事件或事情或找到感兴趣的信息。【专利附图】【附图说明】图1是根据本专利技术的一个实施例的系统架构；图2是根据一个实施例的在图1中所示的视频分析引擎的电路视图；图3是根据本专利技术的一个实施例的视频捕获的流程图；图4是根据一个实施例的二维矩阵存储器的流程图；图5是根据一个实施例的分析辅助编码的流程图；图6是另一实施例的流程图；图7是根据一个实施例的在图2中所示的存储器控制器的视图；图8是根据一个实施例的存储器控制器的流程图；图9是一个实施例的视频捕获界面的示意性视图；以及图10是根据一个实施例的视频编码器的示意性视图。【具体实施方式】根据一些实施例，视频分析引擎的存储器控制器可通过自动访问在主存储器内的整个矩阵或主存储器内的任何存储位置来便于存储器操作。在一些实施例中，主存储器可存储使存储器控制器能够随机访问存储器矩阵内的任何位置(包括一个像素)的二维(2D)表不。在一些实施例中，内部存储器可被表示为2D存储器矩阵，且外部存储器可以是常规线性存储器。存储在线性存储器中的数据可随后转换成二维格式，用于在视频分析引擎内使用。参考图1，计算机系统10可以是各种计算机系统中的任一种，包括使用视频分析(例如视频监视和视频会议应用)的那些计算机系统以及不使用视频分析的实施例。仅举几个示例，系统10可以是桌上型计算机、服务器、膝上型计算机、移动互联网设备或蜂窝电话。系统10可具有耦合到系统总线14的一个或多个主机中央处理单元12。系统存储器22可耦合到系统总线14。虽然提供了主机系统架构的示例，本专利技术决不限于任何特定的系统架构。系统总线14可耦合到总线接口 16，总线接口 16转而又耦合到常规总线18。在一个实施例中，可使用外围部件互连高速(PCIe)总线，但本专利技术决不限于任何特定的总线。视频分析引擎20可经由总线18耦合到主机。在一个实施例中，视频分析引擎可以是提供编码和视频分析的单个集成电路。在一个实施例中，集成电路可使用嵌入式动态随机存取存储器(EDRAM)技术。然而，在一些实施例中，可能无需编码或视频分析。此外，在一些实施例中，引擎20可包括控制机载集成二维矩阵存储器以及提供与外部存储器通信的存储器控制器。因此，在图1所示的实施例中，视频分析引擎20与本地随机存取存储器(DRAM) 19通信。具体地，视频分析引擎20可包括用于访问存储器19的存储器控制器。可选地，引擎20可使用系统存储器22，并可包括到系统存储器的直接连接。耦合到视频分析引擎20的也可以是一个或多个相机24。在一些实施例中，多达四个同时的视频输入可以以标清格式被接收。在一些实施例中，可在三个输入上提供一个高清输入，并可在第四个输入上提供一个标清。在其它实施例中，可提供更多或更少的高清输入，并可提供更多或更少的标清输入。作为一个示例，三个输入中的每个可接收十位高清输入数据，例如R、G和B输入或Y、U和V输入，每个输入在单独的十位输入线上。在页面的顶部处具有四个相机通道输入的实施例中示出了在图2中示出的视频分析引擎20的一个实施例。这四个输入可由视频捕获接口 26接收。视频捕获接口 26可接收以相机输入或其它视频信息的形式的多个同时的视频输入，仅举几个示例，包括电视机、数字视频记录器或媒体播放器输入。视频捕获接口自动捕获并复制每个输入帧。输入帧的每个副本被提供到VAFF单元66，而另一副本可被提供到VEFF单元68。VEFF单元68负责将视频存储在外部存储器(例如图1所示的存储器22)上。在一个实施例中，外部存储器可耦合到片上系统存储器控制器/仲裁器50。在一些实施例中，在外部存储器上的存储可用于视频编码的目的。具体地，如果一个副本存储在外部存储器上，则它可由用于以期望格式对信息编码的视频编码器32访问。在一些实施例中，多种格式是可用的，且系统可选择最合乎需要的特定编码格式。如上所述，在一些情况下，视频分析可用来提高由视频编码器32实现的编码过程的效率。一旦帧被编码，它们就可经由PCI高速总线36被提供到主机系统。同时，输入视频帧的其它副本存储在二维矩阵或主存储器28上。VAFF可同时处理并传输所有四个输入视频通道。VAFF可包括四个复制的单元来处理并传输视频。存储器28的视频的传输可使用多路传输。在一些实施例中，由于在视频回扫时间中固有的延迟，多个通道的传送可实时地完成。在主存储器上的存储可选择性地线性或非线性地来实现。在常规线性寻址中，指定在交叉寻址线上的一个或多个位置以访问存储器位置。在一些情况下，寻址线(例如字或位线)可被指定，且沿着该字或位线的程度可被指示，使得寻址存储器线的一部分可以用自动化方式成功地存储。相反，在二维或非线性寻址中，行列线都可在一个操作中被访问。操作可指定在存储器矩阵内、例如在两个寻址线(例如行或列线)的交叉点处的初始点。然后，存储器大小或其它定界符被提供，以指示在二维中例如沿着行列线的矩阵的程度。一旦指定初始点，就可通过可寻址位置的自动递增来自动存储整个矩阵。换句话说，不一定返回到主机或其它设备，来确定用于存储在初始点之后的存储器矩阵的随后部分的地址。二维存储器将产生地址的任务卸载或基本上完全将其消除。结果，在一些实施例中，所需的带宽和访问时间都可减少。基本上，相同的操作可以相反地进行，以读取二维存储器矩阵。可选地，也可使用常规线性寻址来对二维存储器矩阵进行访问。虽然给出了指定存储器矩阵的大小的示例，也可提供其它定界符，包括在二维中的每个(即，沿着字和位线)上的程度。具有静止和移动图片、曲线和带有二维上的数据的其它应用的二维存储器是有利的。信息可以以二维或一维存储在存储器28中。在一个实施例中，在一维和二维之间的转换可在硬件中动态(on the fly)地自动进行。在一些实施例中，可在视频编码器中进行多个流的视频编码，同时多个流也在视频分析功能单元42中经受分析。这可通过在视频捕获接口 26中产生每个流的副本并将每个流的一组副本发送到视频编码器32来实现，同时另一副本到达视频分析功能单元42。在一个实施例中，多个流中的每个流的时分复用可在每个视频编码器32和视频分析功能单元42中进行。例如，基于用户输入，来自第一流的一个或多个帧可被编码，之后是来自第二流的一个或多个帧，之后是来自下一流的一个或多个流，等等。类似地，时分复用可在视频分析功能单元42中以相同的方式被使用，其中基于用户输入，来自一个流的一个或多个帧经受视频分本文档来自技高网...

【技术保护点】
一种方法，包括：确定待编码的视频数据是否存储在芯片上或外部存储器中；将视频数据写到存储待编码的数据的乒缓冲器中；以及从乓缓冲器读视频数据以供编码器使用。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：A·米什拉，J·M·罗德里格斯，N·多德阿普内尼，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：美国;US