微控制器的虚拟通用输入/输出制造技术

本发明专利技术揭示一种微控制器，其包含：通用输入/输出GPIO端口，其具有耦合到多个外部引脚的多个位；第一组寄存器，其用于提供所述GPIO端口的第一控制及数据输入/输出功能性中的至少一者；第二组寄存器，其用于提供所述GPIO端口的第二控制及数据输入/输出功能性中的至少一者；及多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。

【技术实现步骤摘要】
【国外来华专利技术】微控制器的虚拟通用输入/输出相关申请案的交叉参考本申请案主张2011年9月27日申请的标题为“微控制器的虚拟通用输入/输出(VIRTUALGENERALPURPOSEINPUT/OUTPUTFORAMICROCONTROLLER)”的第61/539,703号美国临时专利申请案的优先权，所述申请案如同在本文中完全陈述而以引用的方式并入本文中。
本专利技术涉及微控制器，且特定来说，本专利技术涉及微控制器中的通用输入/输出端口。
技术介绍
通用输入/输出(GPIO)端口一般被理解为微控制器的并行数字输入/输出端口。就当前微控制器而言，由端口(A、B、C等等)组织GPIO功能，其中每一端口具有对其进行控制的一组寄存器输入/输出寄存器。此外，可提供方向寄存器(例如三态控制寄存器)以控制端口是否用于数字输入或数字输出。微控制器日益成为“低引脚计数”装置。因此，当大量外围设备多路复用到每一引脚上时，无法在用户分配专用引脚功能所必需的引脚(例如UART(通用异步接收器/发射器)、SPI(串行外围接口)、I2C(内置集成电路)等等)之后在任何给定端口上实现一到三个以上的GPIO功能。这意味着：当用户需要具有一对以上引脚的相干(原子的，即，能够利用单一CPU指令读取或写入GPIO引脚组)组的GPIO引脚时，所述引脚必须存取多个寄存器以在这些引脚上驱出数据或从这些引脚取样数据。这导致以下限制：例如无法同时将全部GPIO引脚驱动到高或无法同时取样全部GPIO引脚。
技术实现思路
根据本专利技术的实施例的系统和方法很大程度上克服现有技术中的这些和其它缺陷。根据实施例的微控制器包含：通用输入/输出(GPIO)端口，其具有耦合到多个外部引脚的多个位；第一组寄存器，其用于提供GPIO端口的第一控制及数据输入/输出功能性中的至少一者；第二组寄存器，其用于提供GPIO端口的第二控制及数据输入/输出功能性中的至少一者；及多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。在一些实施例中，第一及第二寄存器组包括读取寄存器、写入寄存器及方向控制寄存器。在一些实施例中，端口包括：可控输出驱动器，其具有与外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。在一些实施例中，第一及第二读取寄存器通过第一多路复用器而与所述输入驱动器的输出耦合，第一及第二写入寄存器通过第二多路复用器而与所述输出驱动器的输入耦合，且第一及第二方向控制寄存器通过第三多路复用器而与所述输出驱动器的控制输入耦合。在一些实施例中，微处理器进一步包含外围引脚选择单元，其可操作以将外部引脚可编程地指派于GPIO的第二功能性。根据一些实施例的处理器的输入/输出配置包含：第一多个寄存器，其包括选择性耦合到所述处理器的外部引脚的第一通用输入/输出配置；第二多个寄存器，其包括选择性耦合到所述外部引脚的第二通用输入/输出配置；及控制寄存器，其经可操作地耦合以控制所述第一通用输入/输出配置与所述第二通用输入/输出配置之间的切换。在一些实施例中，输入/输出配置包含至少一个多路复用器，其用于从所述控制寄存器接收控制输入以在所述第一通用输入/输出配置与所述第二通用输入/输出配置之间做出选择。在一些实施例中，所述第一多个寄存器包含第一读取寄存器、第一写入寄存器及第一方向控制寄存器；且所述第二多个寄存器包含第二读取寄存器、第二写入寄存器及第二方向控制寄存器。在一些实施例中，所述至少一个多路复用器包含：第一多路复用器，其用于在所述第一方向控制寄存器与所述第二方向寄存器之间做出选择；及第二多路复用器，其用于在所述第一写入寄存器与所述第二写入寄存器之间做出选择。在一些实施例中，输入/输出配置包含：可控输出驱动器，其具有与所述外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。附图说明参考附图，所属领域的技术人员可更好地理解本专利技术及其许多目的、特征及优点。不同图式中所使用的相同参考符号指示类似或相同项。图1为说明示范性微控制器引脚配置的简图。图2为说明常规GPIO端口的简图。图3为说明根据本专利技术的实施例的GPIO端口的简图。图4为说明根据本专利技术的实施例的GPIO端口的简图。图5说明根据实施例的用于与虚拟端口一起使用的示范性寄存器。具体实施方式参考附图中所说明及以下描述中所详述的示范性(且因此为非限制性)实施例而更完全地解释本专利技术及其各种特征与有利细节。可省略已知编程技术、计算机软件、硬件、操作平台及协议的描述以便不会不必要地使本专利技术的细节不清楚。然而，应了解：在指示优选实施例时，仅以说明方式且非限制方式给出详细描述及特定实例。所属领域的技术人员将从本专利技术中明白本专利技术的精神及/或范围内的各种取代、修改、添加及/或重新布置。如本文中所使用，术语“包括”、“包含”、“具有”或其任何其它变动希望涵盖非排他性包含的含义。例如，包括一系列元件的工艺、产品、物品或设备未必仅限于那些元件，且可包含未明确列出或此工艺、产品、物品或设备非固有的其它元件。另外，如果未明确另外说明，那么“或”是指包含性“或”且不是指排他性“或”。例如，以下任何一者即满足条件A或B：A为真(或存在)且B为假(或不存在)；A为假(或不存在)且B为真(或存在)；及A与B两者为真(或存在)。此外，本文中所给出的任何实例或说明不应以任何方式被视为对其所利用的任何术语或若干术语的约束、限制或明确定义。相反，这些实例或说明应被视为相对于一个特定实施例而加以描述且仅被视为说明性的。所属领域的一般技术人员应了解，借以利用这些实例或说明的任何术语或若干术语涵盖可与或可不与说明书一起或在说明书的其它位置给出的其它实施例以及其实施方案与调适，且希望使全部此类实施例包含于所述术语的范围内。标示此类非限制实例及说明的用语包含(但不限于)：“举例来说”、“例如”、“在一个实施例中”及类似者。如下更详细所解释，根据各种实施例，用户可使横跨多个物理端口而散布的GPIO引脚映射到单一软件端口(被称为虚拟端口)。即，在一些实施例中，通过使不相关引脚映射到单一“端口”而构造虚拟端口。在一些实施例中，映射采用提供引脚与外围设备之间的灵活多路复用的可重映射引脚功能(例如购自Microchip的外围引脚选择(PPS)基础结构)，且还采用一组专用额外GPIO寄存器。接着，可同时驱动或取样多个GPIO，即使其未必属于同一原始指定端口。在其它应用中，同一端口可用在需要所述端口的延伸重新编程的不同配置中。根据一实施例，至少一第二组的寄存器允许用户设定可通过仅设定选择寄存器的至少一个位而切换的GPIO端口的两个或两个以上配置。现转到图式且尤其参考图1，图中展示可根据本专利技术的教示而使用的示范性微控制器的简图。微控制器100可体现为PIC18F67J94(购自微芯片技术公司(MicrochipTechnologies,Inc))或类似微控制器或处理器。微控制器100包含多个引脚，其中许多者用以实施一个以上功能。在所说明的实例中，可使用外围引脚选择功能来重映射具有标示“R”的引脚。外围引脚选择允许程序设计师将大多数外围设备的I/O映射到引脚的选集。然而，由于低引脚计数及日益增多的外围设备，所以用户通常使其GPIO受约本文档来自技高网...

【技术保护点】
一种微控制器，其包括：通用输入/输出GPIO端口，其具有耦合到多个外部引脚的多个位；第一组寄存器，其用于提供所述GPIO端口的第一控制及数据输入/输出功能性中的至少一者；第二组寄存器，其用于提供所述GPIO端口的第二控制及数据输入/输出功能性中的至少一者；多路复用器及相关联选择寄存器，所述相关联选择寄存器用于控制所述多路复用器以通过所述第一或第二寄存器组而控制所述GPIO端口。

【技术特征摘要】
【国外来华专利技术】2011.09.27 US 61/539,703;2012.09.26 US 13/627,3781.一种微控制器，其包括：多个通用输入/输出端口，每一通用输入/输出端口具有多个位，每一个位与多个外部引脚中的一者具有预先定义的关联；第一组寄存器，其可直接编程且可操作以通过相关联的外部引脚而为所述多个通用输入/输出端口中的一者的所有位提供第一通用输入/输出端口控制以及数字数据输入/输出功能性；第二组寄存器，其可直接编程且可操作以通过所述相关联的外部引脚而为所述多个通用输入/输出端口中的一者的所有位提供第二通用输入/输出端口控制以及数字数据输入/输出功能性；以及多路复用器及相关联选择寄存器，所述相关联选择寄存器经配置以控制所述多路复用器通过所述第一组寄存器或第二组寄存器或所述微控制器的多个外围设备中的至少一者而根据所述选择寄存器的设置控制所述多个通用输入/输出端口中的一者的所述相关联的外部引脚中的任一者的通用输入/输出功能。2.根据权利要求1所述的微控制器，其中所述第一组寄存器及第二组寄存器包括读取寄存器、写入寄存器及方向控制寄存器。3.根据权利要求2所述的微控制器，其中所述端口包括：可控输出驱动器，其具有与外部引脚耦合的输出；及输入驱动器，其具有与所述外部引脚耦合的输入。4.根据权利要求3所述的微控制器，其中所述第一及第二读取寄存器与所述输入驱动器的所述输出耦合，所述第一及第二写入寄存器通过第一多路复用器而与所述输出驱动器的所述输入耦合，且所述第一及第二方向控制寄存器通过第二多路复用器而与所述输出驱动器的控制输入耦合。5.根据权利要求1所述的微控制器，其进一步包括可操作以可编程地将外部引脚分配到通用输入/输出的第二功能性的外围引脚选择单元。6.一种用于处理器的输入/输出装置，其包括：第一多个寄存器，其可直接编程且包括第一通用输入/输出配置，所述第一通用输入/输出配置选择性地耦合到表征所述处理器的通用输入/输出端口的位的相关联外部引脚；第二多个寄存器，其可直接编程且包括第二通用输入/输出配置，所述第二通用输入/输出配置选择性地耦合到所述相关联外部引脚；控制寄存器，其可操作地耦合以控制所述第一通用输入/输出配置与所述第二通用输入/输出配置之间的切换。7.根据权利要求6所述的输入/输出装置，其进一步包含至少一个多路复用器，所述多路复用器用于从所述控制寄存器接收控制输入以在所述第一通用输入/...

【专利技术属性】
技术研发人员：迈克尔·西蒙斯，
申请(专利权)人：密克罗奇普技术公司，
类型：发明
国别省市：美国;US