本发明专利技术提出了带有集成的MOSFET和等效增强型JFET的半导体芯片。MOSFET-JFET芯片包括类型-1导电类型的公共半导体衬底区。MOSFET器件和等效增强型JFET器件位于公共半导体衬底区上方。等效二极管增强型JFET器件具有公共半导体衬底区，作为等效二极管增强型JFET漏极。至少两个类型-2导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极上方，并且在水平方向上相互分离，带有等效二极管增强型JFET栅极间距。至少一个类型-1导电类型的等效二极管增强型JFET源极位于公共半导体衬底区上方，以及等效二极管增强型JFET栅极之间。顶部等效二极管增强型JFET电极位于等效二极管增强型JFET栅极区和等效二极管增强型JFET源极区上方，并与它们相接触。如果配置得合适，等效二极管增强型JFET会同时具有大幅低于PN结二极管的正向电压Vf，以及可以与PN结二极管相比拟的反向漏电流。
【技术实现步骤摘要】
电池充电电路
本专利技术主要涉及半导体器件结构领域。更确切的说，本专利技术是关于制备用于电池充电电路的集成功率半导体器件的器件结构和制备方法，详细而言，涉及带有集成的MOSFET和低正向电压的等效二极管增强型JFET的半导体器件芯片及其制备方法。
技术介绍
图1A表不一种原有技术的电池充 电电路I,作为不例可用于移动电话的电池充电。所提供的电池充电源极V电荷Ib的负极端连接到电池Ia的负极端。电池充电源极V电荷Ib的正极端桥接到电池Ia的正极端，并且串联一个肖特基二极管DsIf以及一个功率金属-氧化物-半导体场效应管(MOSFET) Ic,对于P-通道MOSFET的情况，串联一个嵌入式体二极管Ie以及栅极控制信号V控制Id。然而，在一些情况下，嵌入式体二极管Ie是非常有利的，对于特定的应用，例如电池充电器件，体二极管Ie就会成为一个问题，下文将详细介绍。在正常的充电模式下，降低栅极控制信号V控制ld，打开功率MOSFETlc，所产生的充电电流IF_?穿过肖特基二极管DsIf和功率MOSFETlc，给电池Ia充电。通过提高栅极控制信号V控制Id (例如将栅极控制信号Id连接到MOSFETlc源极电压上)，直到切断功率MSOFETlc为止，可以中断充电过程。然而，如果没有肖特基二极管Dslf，并且电池充电源极V电荷Ib意外短路，那么即使在功率MOSFETlc关闭时，电池Ia仍然可以通过流经嵌入式体二极管Ie的反向电流Ikevekse而短路。因此，肖特基二极管DsIf也可以作为反向闭锁二极管，防止电池Ia意外短路。尽管肖特基二极管的优势在于具有极短的开关恢复时间，但对于电池充电应用而言，这并不是一个非常重要的性能参数。对于本领域的技术人员，也可以使用其他类型的二极管代替肖特基二极管。然而，由于肖特基二极管If的低正向电压降使电池Ia在正常充电过程中消耗的耗散功率相对较低，因此它对于能量效率非常有利。对应图1A的电路I中肖特基二极管DsIe和MOSFETlc的串联，图1B表示一种原有技术的MOSFET-肖特基二极管共同封装2。MOSFET-肖特基二极管共同封装2带有引脚群2f和引脚群2e，用于外部连接。共同封装2必须带有用于安装MOSFET芯片2c的芯片垫一2a，以及用于安装肖特基二极管芯片2d的芯片垫二 2b。此外，共同封装2必须带有接合引线群2g以及接合引线群2h，以便将肖特基二极管芯片2d和MOSFET芯片2c连接到引脚群2f上。引脚群2e从芯片垫一 2a和芯片垫二 2b开始延伸。通过两个芯片垫(2a和2b)以及两个芯片(2c和2d)，MOSFET-肖特基二极管共同封装2会导致很大的整体封装尺寸，并带来相关的高组装成本以及高制造成本。因此，有必要将图1A中肖特基二极管队1€以及功率MOSFETlc的串联集成在一个半导体芯片上，从而利用一个单独的引线框缩小封装尺寸，降低组装成本和制造成本。图1C为美国专利6476442 (此后称为美国6476442)中的图12A的副本。在美国6476442中，肖特基二极管被伪肖特基二极管所替代。所制备的N-通道MOSFET的源极、本体和栅极连接在一起，在正向电压下关于其漏极偏置。所制备的二端器件(称为“伪肖特基模式”)作为一个二极管，但其开启电压低于传统的PN 二极管。尤其是图1C表示在一个横向结构中形成的伪肖特基二极管1200的一个实施例结构的剖面图。利用传统的技术，在P+衬底1202上生长一个P-外延层1204。P+本体接头1206和N+源极1208通过金属源极/本体接头1218短接。栅极1216也连接到在标记为S/B/G(A)的节点内的源极/本体接头1218上，从而将源极/本体接头1218制成伪肖特基二极管1200的阳极。连接到N+漏极1212上的金属漏极接头1214是伪肖特基二极管1200的阴极，其接触节点标记为D (K)，从而将漏极接头1214制成伪肖特基二极管1200的阴极。N-漂流区1210位于N+漏极1212附近。因此，图1D-1和图1D-2分别是美国6476442中图4A和图4B的副本，MOSFET的特点是在象限I的运算中将其栅极短接至漏极，将MOSFET与象限III的运算中伪肖特基二极管(即具有伪肖特基性能的器件)的漏极至源极电流Id与漏极至源极电压Vds相比较。标记为PS的曲线表示的是伪肖特基二极管,标记为M的曲线表示的是M0SFET。在这两种情况下，MOSFET的栅极连接到MOSFET的正极端。图4A表示由于伪肖特基二极管的开启电压降低，因此伪肖特基二极管的1-V曲线朝原点偏移。图4B与图4A相同，但是表示的是Id的对数，这是为了避免电流的比较范围过宽，尤其是在漏极至源极电压Vds的阈值以下区域中。在A部分中，只有漏电流穿过伪肖特基二极管和M0SFET，因此电流近似相等。在图中的B部分中，伪肖特基二极管已经打开；因此，伪肖特基二极管的电流远大于MOSFET电流。在C部分中，MOSFET开启，体效应消失，因此电流再次接近。值得注意的是，当Vds在0.2-0.6V之间时，伪肖特基二极管中的Id比MOSFET中的Id高许多个数量级。在美国专利6734715 (此后称为美国6734715)中，所述的二端半导体电路可以代替传统的直流电源电路中用作整流器的半导体二极管。提出了许多在很低的直流电源电压下工作，在分立电路和集成电路中能够有效提供直流电流的半导体电路。所有的这些电路都具有一个正向或当前的传导状态以及一个反向或非当前的传导状态，类似于传统的半导体二极管，但正向导通电压VT较低，而且电流控制性能更佳。尤其是图1E-1和图1E-2分别表示美国6734715中的图4和图5的副本。图1E-1表示一种基于η-通道非对称的常闭JFET并通过在栅极420和源极430之间直接连接435形成的二端器件400。源极430和漏极410构成的二端器件可以用二极管当量450表示。二极管的阳极引线460对应JFET的源极引线430，而二极管的阴极引线470对应JFET的漏极引线410。图1Ε-2表示通过变压器505和η-通道非对称的常闭JFET525的连接构成的一个二端电路500。源极530和漏极550构成的二端电路可以用二极管当量570表示。二极管的阳极引线580对应JFET的源极引线530，而二极管的阴极引线590对应JFET的漏极引线550。变压器初级线圈510连接在JFET的源极和漏极之间。所连接的二次线圈520的一端同限流器件560串联在它和JFET的栅极540之间，二次线圈的另一端连接到JFET的源极上。限流器件会阻止ρ_型栅极结构和η-型外延区之间过量的电流。变压器上的极性点515表示变压器初级线圈和二次线圈电势差之间的180度相移。该变压器是一个逐渐递增的变压器，其中二次线圈的电压比初级线圈的电压大一个系数N，N的定义是二次线圈的匝数比上初级线圈的匝数。鉴于这些原有技术，仍然有必要:用具有更佳的性能参数的新型二极管代替传统的肖特基二极管；并且在半导体器件芯片级，将新型二极管与功率MOSFET集成，以缩小封装尺寸并降低成本。
技术实现思路
提出了一种带有集成的金属氧化物半导体场效应管(MOSFET)和等效二极管增强型场效应管(JFET)的半导体器件芯片本文档来自技高网...
【技术保护点】
一种电池充电电路，其特征在于，包括：一个电池，具有一个第一电池端和一个第二电池端；一个电池充电源极，具有一个第一充电端和一个第二充电端，第一充电端连接到第一电池端上；一个串联MOSFET和增强型JFET，将第二充电端桥接至第二电池端，其中配置增强型JFET，使它的JFET源极短接至它的JFET栅极，从而作为一个反向闭锁二极管，具有比PN结二极管更低的正向电压降。
【技术特征摘要】
1.一种电池充电电路，其特征在于，包括: 一个电池，具有一个第一电池端和一个第二电池端； 一个电池充电源极，具有一个第一充电端和一个第二充电端，第一充电端连接到第一电池纟而上； 一个串联MOSFET和增强型JFET，将第二充电端桥接至第二电池端，其中配置增强型JFET,使它的JFET源极短接至它的JFET栅极，从而作为一个反向闭锁二极管，具有比PN结二极管更低的正向电压降。2.如权利要求1所述的电池充电电路，其特征在于，带有集成的金属氧化物半导体场效应管MOSFET和等效二极管增强型场效应管JFET的半导体器件芯片，包括: 第一导电类型的较低的公共半导体衬底区(CSSR)； 一个位于公共半导体衬底区顶部的MOSFET器件区，具有: 公共半导体衬底区作为其MOSFET漏极区； 至少一个第二导电类 型的MOSFET本体区、一个MOSFET栅极区和一个第一导电类型的MOSFET源极区位于MOSFET漏极区顶部；以及 一个等效二极管增强型JFET (DCE-JFET)器件区位于公共半导体衬底区顶部，具有: 公共半导体衬底区作为其等效二极管增强型JFET漏极区； 至少两个第二导电类型的等效二极管增强型JFET栅极区位于等效二极管增强型JFET漏极区顶部，并沿公共半导体衬底区的一个主平面横向相互分开一个等效二极管增强型JFET的栅极间距； 至少一个第一导电类型的等效二极管增强型JFET源极区位于公共半导体衬底区顶部以及等效二极管增强型JFET栅极区之间，其中等效二极管增强型JFET源极区短接至等效二极管增强型JFET栅极区；以及 公共半导体衬底区将MOSFET器件漏极区串联到等效二极管增强型JFET器件的漏极区。3.权利要求2所述的电池充电电路，其特征在于，所述的半导体器件芯片还包括: 两个传导节点端子-S和端子-D ;其中: 一个连接到MOSFET源极区，作为端子-S ;以及 一个与所述的等效二极管增强型JF...
【专利技术属性】
技术研发人员：雷燮光，王薇，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：美国;US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。