一种开关、天线的调谐器和射频装置制造方法及图纸

本发明专利技术实施例公开了一种开关、天线的调谐器和射频装置，以综合调节包括多个串联晶体管的开关的传输效率和抑制漏电流。该开关包括：2N个依次串联的晶体管。在所述2N个依次串联的晶体管中，任两个有最接近奇数序号的晶体管的控制端通过第一电阻相耦，任两个有最接近偶数序号的晶体管的控制端通过第二电阻相耦合；第n晶体管的控制端被耦合至开关控制信号中的第一控制信号，且第n+1晶体管的控制端被耦合至所述第一控制信号，其中，n为大于等于1、且小于等于2N-1的一个整数，N为大于等于2的整数，所述第一控制信号用于对所述开关的导通或关闭做控制。

【技术实现步骤摘要】
一种开关、天线的调谐器和射频装置
本专利技术涉及电子
，尤其涉及一种开关、天线的调谐器和射频装置。
技术介绍
随无线通信技术的发展，移动通信设备通常需要支持多模、多频带的要求，这就要求在移动通信设备上，一根天线需要不仅要支持从发射模式到接收模式的切换，而且需要满足多模和多频带的要求。在射频装置中，存在发射链路与接收链路，所述发射链路与接收链路可合起来称为射频处理模块。当射频处理模块决定做信号发送和信号接收的至少一项时，需要将发射链路和接收链路中的至少一项选择性地连接到天线上，这种选择性的连接通常以一个SPDT(Single-PoleDouble-Throw，单刀双掷)开关来实现，如图1所示。图1中的射频处理模块包括发射链路和接收链路，当SPDT开关将天线连接到发射链路时，发射链路用于对基带信号进行调制得到射频信号，天线用于发送所述调制后的射频信号。当SPDT开关将天线连接到接收链路时，接收链路用于对天线接收到的信号进行解调。为了优化天线的效率，调谐器作为一种调整天线阻抗匹配的装置被引入射频装置。调谐器可以是连接在射频模块与天线间的一种阻抗匹配网络，它能对天线做阻抗匹配处理,使得天线发射性能得到优化。如图1所示，调谐器可耦合在天线与SPDT开关之间。可选地，天线的调谐器也可耦合在SPDT开关与射频模块之间。调谐器通常包括开关、电容、电阻或电感等器件。通过控制信号控制调谐器中多个开关的导通或关闭来改变调谐器中电容之间或电容与其他器件的连接关系，如电感和电阻的连接关系来对输入天线之前的射频信号进行调谐，这种开关和电容组成的电路也叫做数字可调电容(DigitallyTunableCapacitor，DTC)。因此，调谐器中的开关的性能会在很大程度上影响调谐器的工作。调谐器中的开关可以如图2A所示。为了能够在承受大功率控制信号的情况下不被击穿，调谐器中的开关需要采用多个晶体管堆叠设计，所述堆叠也就是由多个晶体管相串联。图2A中以多个MOS(Mental-Oxide-Semiconductor，金属氧化物半导体)管的串联为例做说明，多个串联后的MOS管作为一个开关，该开关存在用于输入信号的输入端、用于输出信号的输出端和控制端。开关控制端接收控制信号，并在控制信号的控制下使所述开关打开或关闭。当开关打开，输入端输入的信号被传输至输出端；开关关闭时，输入信号不会被传输至输出端。由于每个MOS管的栅极和源极存在较大寄生电容，因此栅极的大功率、高频率控制信号可能会直接耦合到源极，即对MOS管的输出产生影响，因此栅极和控制信号之间需要加大电阻进行隔离，否则，栅极漏电流，即从栅极泄露掉的电流会相当大，从而引起较大信号损失，进而导致开关性能恶化。在图2A中，涉及的MOS管均为NMOS(N-Mental-Oxide-Semiconductor，N型金属氧化物半导体)管，用标号M表示。每个NMOS管的栅极漏电流用Ig表示。一个NMOS管的示意图可以如图2B所示，包括源极S、栅极G和漏极D。当栅极G为高电平时，该NMOS管导通，源极S和漏极D连接，漏极D的输入被传导到源极S；当栅极G为低电平时，该NMOS管截止，漏极D至源极S的通道被阻断。当然，在通过集成电路工艺制作所述开关时，也可以使用其他不同类型的晶体管，如也可以使用PMOS(P-Mental-Oxide-Semiconductor，P型金属氧化物半导体)管代替NMOS管，PMOS管示意图可以如图2C表示，与NMOS不同，在PMOS管中，当栅极G为高电平时，源极S的输入到漏极D的通道被阻断；当栅极G为低电平时，源极S的输入被传导到漏极D。在为晶体管增加隔离电阻以减少漏电流时，一种现有技术提出了在多个串联MOS管中每个MOS管的栅极连接一个隔离电阻以降低栅极漏电流Ig，每个晶体管的衬底也可以增加类似于栅极的隔离电阻以降低衬底漏电流。如图3所示，多个NMOS管M串联，每个NMOS管的栅极和衬底都可以通过隔离电阻R分别耦合至栅极控制信号和衬底控制信号，但这些隔离电阻R并不是直接与栅极控制信号和衬底控制信号相连，而是进一步通过一个电阻r与栅极控制信号和衬底控制信号连接，来实现降低漏电流。然而，由于每个晶体管的栅极或衬底只连接两个串联电阻R和r，隔离度在一些场景下可能不能满足要求。为了进一步提高多个串联MOS管的栅极电阻隔离度，另一种现有技术提出的MOS管与电阻的连接关系如图4所示，在一系列串联的MOS管中，每个晶体管用M表示，每个MOS管的栅极和与其相邻的MOS管的栅极通过栅极电阻R连接，并将靠近输出端的MOS管的栅极电阻与一电阻r相连，从而通过电阻r接收控制信号，从而实现提高从控制信号到晶体管的电阻隔离，由于靠近输入端的晶体管的栅极到开关控制端的串联电阻数量被增大，隔离度相应提高。但是对于靠近输入端的晶体管，随着耦合到控制端的串联电阻数量增多，从控制端到该晶体管的栅极的信号传输延迟将增大，从而降低整个开关的传输效率。因此如何在减少晶体管的漏电流时避免传输效率的过分损失成为一个问题。
技术实现思路
本专利技术实施例提供了一种开关、天线的调谐器和射频装置，以综合调节包括多个串联晶体管的开关的传输效率和抑制漏电流。第一方面，本专利技术实施例提供了一种开关，其特征在于，包括：2N个依次串联的晶体管，所述2N个依次串联的晶体管包括第一晶体管至第2N晶体管，N为大于等于2的整数；所述2N个依次串联的晶体管被分为的奇数组的晶体管和偶数组的晶体管；其中，所述奇数组的晶体管包括第一晶体管、第三晶体管、……、第2N-1晶体管；所述偶数组的晶体管包括第二晶体管、第四晶体管、……、第2N晶体管；在所述奇数组的晶体管中，任两个有最接近奇数序号的晶体管的控制端通过第一电阻相耦合；在所述偶数组的晶体管中，任两个有最接近偶数序号的晶体管的控制端通过第二电阻相耦合；在所述2N个依次串联的晶体管中，第n晶体管的控制端被耦合至开关控制信号中的第一控制信号，且第n+1晶体管的控制端被耦合至所述第一控制信号，其中，n为大于等于1、且小于等于2N-1的一个整数，所述第一控制信号用于对所述开关的导通或关闭做控制。根据第一方面，在第一方面的第一种可能的实现方式中，所述第n晶体管的控制端通过第三电阻耦合至所述第一控制信号，且所述第n+1晶体管的控制端通过第四电阻耦合至所述第一控制信号。根据第一方面的第一种可能的实现方式，在第一方面的第二种可能的实现方式中，所述第三电阻的第一端连接所述第n晶体管的控制端，所述第三电阻的第二端连接第五电阻的第一端；所述第四电阻的第一端连接所述第n+1晶体管的控制端，述第四电阻的第二端连接第五电阻的所述第一端；所述第五电阻的第二端耦合至所述第一控制信号。根据第一方面的第二种可能的实现方式，在第一方面的第三种可能的实现方式中，n进一步为一奇数；所述第n晶体管的控制端通过第十一电阻连接至所述第三电阻，且所述第n晶体管的控制端和与该第n晶体管相连的至少一个第一电阻通过所述第十一电阻相耦合；所述第n+1晶体管的控制端通过第十二电阻连接至第四电阻，且所述第n+1晶体管的控制端和与该第n+1晶体管相连的至少一个第二电阻通过所述第十二电阻相耦合。根据第一方面的第二种可能的实现方式，在第一方面的第四种可能的实现方式中本文档来自技高网...

【技术保护点】
一种开关，其特征在于，包括：2N个依次串联的晶体管，所述2N个依次串联的晶体管包括第一晶体管至第2N晶体管，N为大于等于2的整数；所述2N个依次串联的晶体管被分为的奇数组的晶体管和偶数组的晶体管；其中，所述奇数组的晶体管包括第一晶体管、第三晶体管、……、第2N‑1晶体管；所述偶数组的晶体管包括第二晶体管、第四晶体管、……、第2N晶体管；在所述奇数组的晶体管中，任两个有最接近奇数序号的晶体管的控制端通过第一电阻相耦合；在所述偶数组的晶体管中，任两个有最接近偶数序号的晶体管的控制端通过第二电阻相耦合；在所述2N个依次串联的晶体管中，第n晶体管的控制端被耦合至开关控制信号中的第一控制信号，且第n+1晶体管的控制端被耦合至所述第一控制信号，其中，n为大于等于1、且小于等于2N‑1的一个整数，所述第一控制信号用于对所述开关的导通或关闭做控制。

【技术特征摘要】
1.一种开关，其特征在于，包括：2N个依次串联的晶体管，所述2N个依次串联的晶体管包括第一晶体管至第2N晶体管，N为大于等于2的整数；所述2N个依次串联的晶体管被分为的奇数组的晶体管和偶数组的晶体管；其中，所述奇数组的晶体管包括第一晶体管、第三晶体管、……、第2N-1晶体管；所述偶数组的晶体管包括第二晶体管、第四晶体管、……、第2N晶体管；在所述奇数组的晶体管中，任两个有最接近奇数序号的晶体管的控制端通过第一电阻相耦合；在所述偶数组的晶体管中，任两个有最接近偶数序号的晶体管的控制端通过第二电阻相耦合；在所述2N个依次串联的晶体管中，第n晶体管的控制端被耦合至开关控制信号中的第一控制信号，且第n+1晶体管的控制端被耦合至所述第一控制信号，其中，n为大于等于1、且小于等于2N-1的一个整数，所述第一控制信号用于对所述开关的导通或关闭做控制。2.根据权利要求1所述开关，其特征在于，所述第n晶体管的控制端通过第三电阻耦合至所述第一控制信号，且所述第n+1晶体管的控制端通过第四电阻耦合至所述第一控制信号。3.根据权利要求2所述开关，其特征在于，所述第三电阻的第一端连接所述第n晶体管的控制端，所述第三电阻的第二端连接第五电阻的第一端；所述第四电阻的第一端连接所述第n+1晶体管的控制端，述第四电阻的第二端连接第五电阻的所述第一端；所述第五电阻的第二端耦合至所述第一控制信号。4.根据权利要求3所述开关，其特征在于，n进一步为一奇数；所述第n晶体管的控制端通过第十一电阻连接至所述第三电阻，且所述第n晶体管的控制端和与该第n晶体管相连的至少一个第一电阻通过所述第十一电阻相耦合；所述第n+1晶体管的控制端通过第十二电阻连接至第四电阻，且所述第n+1晶体管的控制端和与该第n+1晶体管相连的至少一个第二电阻通过所述第十二电阻相耦合。5.根据权利要求3所述开关，其特征在于，n进一步为一偶数；所述第n晶体管的控制端通过第十一电阻连接至所述第三电阻，且所述第n晶体管的控制端和与该第n晶体管相连的至少一个第二电阻通过所述第十一电阻相耦合；所述第n+1晶体管的控制端通过第十二电阻连接至第四电阻，且所述第n+1晶体管的控制端和与该第n+1晶体管相连的至少一个第一电阻通过所述第十二电阻相耦合。6.根据权利要求1至5中任一项所述开关，其特征在于，在所述奇数组的晶体管中，任两个有最接近奇数序号的晶体管的衬底通过第六电阻相耦合；在所述偶数组的晶体管中，任两个有最接近偶数序号的晶体管的衬底通过第七电阻相耦合；其中，第n晶体管的衬底被耦合至所述开关控制信号中的第二控制信号，且第n+1晶体管的衬底被耦合至所述第二控制信号，所述第二控制信号用于对所述2N个依次串联的晶体管的衬底电平做控制。7.根据权利要求6所述开关，其特征在于，所述第n晶体管的衬底通过第八电阻耦合至所述第二控...

【专利技术属性】
技术研发人员：余永长，刘涛，李伟男，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：广东;44