【技术实现步骤摘要】
本申请实施例涉及半导体，具体涉及一种半导体结构及其制作方法、存储阵列、存储器及电子设备。
技术介绍
1、动态随机存取存储器(dynamic random access memory，简称dram)是一种半导体存储器，动态随机存储器包括电容以及与电容连接的晶体管，通过晶体管来获取电容内存储电荷的情况，进而获取其存储的数据。晶体管包括沟道以及设置在沟道两侧的栅极，通过两侧的栅极来控制晶体管的导通和截止。然而，沟道的两侧均设置栅极，导致动态随机存储器的厚度较大。
技术实现思路
1、本申请实施例提供一种半导体结构及其制作方法、存储阵列、存储器及电子设备，可以减小半导体结构的厚度。
2、第一方面，本申请实施例提供一种半导体结构，该半导体结构包括：第一介质层及晶体管结构，通孔贯穿第一介质层内的第一腔体；晶体管结构包括：导电柱、第一沟道层、第二沟道层、栅极结构以及电极结构，导电柱穿设在通孔内；第一沟道层设置在导电柱和通孔的孔壁之间；第二沟道层覆盖在第一腔体的腔壁上，第二沟道层与第一沟道层接触；栅极结构和电极结构均与第二沟道层接触，导电柱和电极结构互为源极和漏极。
3、通过上述设置，通孔贯穿第一介质层内的第一腔体，导电柱穿设在通孔内，第一沟道层设置在导电柱和通孔的孔壁之间，第二沟道层覆盖在第一腔体的腔壁上，第二沟道层与第一沟道层接触；晶体管结构的栅极结构和电极结构均与第二沟道层接触。薄壁状的第二沟道层使得栅极结构具有良好的控制能力，无需沿通孔中心线方向在沟道的两侧均设置栅极
4、在可以包括上述实施例的一些实施例中，半导体结构还包括与第一介质层叠设置的第二介质层，第二介质层内设置有第二腔体，通孔贯穿第二腔体，栅极结构设置在第二腔体内，栅极结构与第一腔体靠近第二腔体的腔壁上的第二沟道层接触，栅极结构与导电柱绝缘连接；电极结构设置在第一介质层内，并且电极结构与第一腔体远离通孔一侧的腔壁上的第二沟道层接触。
5、在可以包括上述实施例的一些实施例中，第二沟道层覆盖第一腔体的各腔壁上。如此设置，第二沟道层的面积较大，并且第二腔壁和第三腔壁上的第二沟道层均与第一沟道层连接，增大了第二沟道层与第一沟道层之间的连接面积。
6、在可以包括上述实施例的一些实施例中，第二沟道层覆盖在第一腔体中靠近第二腔体的腔壁、以及远离通孔的腔壁上。如此设置，可以减小第二沟道层的体积，同时仅靠近第二腔体的腔壁上的第二沟道层与第一沟道层接触，可以使得第二沟道层和第一沟道层之间的接触面积不至于过大。
7、在可以包括上述实施例的一些实施例中，第二沟道层还覆盖在第一腔体中远离第二腔体的部分腔壁上，第一腔体中远离第二腔体的部分腔壁上的第二沟道层与通孔之间具有第一间隙。如此设置，在一定程度上可以减小第二沟道层的体积，同时仅靠近第二腔体的腔壁上的第二沟道层与第一沟道层接触，可以使得第二沟道层和第一沟道层之间的接触面积不至于过大。
8、在可以包括上述实施例的一些实施例中，第一腔体内设置有绝缘体，第二沟道层位于绝缘体和第一腔体的腔壁之间。如此设置，绝缘体可以充满第一腔体，以起到支撑的作用，进而提高了半导体结构的强度。
9、在可以包括上述实施例的一些实施例中，第二介质层可以设置在第一介质层上部，相应的，栅极结构与第二沟道层的上表面接触。或者，第二介质层设置在第一介质的下部，相应的，栅极结构与第二沟道层的下表面接触。
10、在可以包括上述实施例的一些实施例中，栅极结构设置在第一腔体内，第二沟道层位于栅极结构和第一腔体的腔壁之间；电极结构设置在第一腔体远离通孔的一侧，并且电极结构与第一腔体远离通孔一侧的腔壁上的第二沟道层接触。如此设置，将栅极结构设置在第一腔体内，可以减小晶体管结构沿通孔中心线方向的厚度，进一步减小半导体结构沿通孔中心线方向的厚度，也可以提高半导体结构的结构紧凑性；另外，栅极结构充满第一腔体，可以起到支撑的作用，以提高半导体结构的强度，并且，无需设置填充第一腔体内的绝缘体，可以减小半导体结构的质量；同时，也可以增大栅极结构与第二沟道层之间的接触面积。
11、在可以包括上述实施例的一些实施例中，第一腔体包括远离通孔的第一腔壁、以及位于第一腔壁和通孔之间的第二腔壁和第三腔壁，第二腔壁和第三腔壁相对设置；第二沟道层覆盖在第一腔壁、第二腔壁及第三腔壁上，第二腔壁和第三腔壁上的第二沟道层均与第一沟道层接触。如此设置，第二沟道层的面积较大，增大了第二沟道层与栅极层之间的接触面积，同时也可增大了第二沟道层与第一沟道层之间的接触面积。
12、在可以包括上述实施例的一些实施例中，第一腔体包括远离通孔的第一腔壁、以及位于第一腔壁和通孔之间的第二腔壁和第三腔壁，第二腔壁和第三腔壁相对设置；第二沟道层覆盖在第一腔壁、第二腔壁及第三腔壁上，第二腔壁上的第二沟道层与第一沟道层接触，第三腔壁上的第二沟道层与第一沟道层之间具有第二间隙。如此设置，在一定程度上可以减小第二沟道层的体积，同时仅第二腔壁上的第二沟道层与第一沟道层接触，可以使得第二沟道层和第一沟道层之间的接触面积不至于过大。
13、在可以包括上述实施例的一些实施例中，栅极结构包括栅极本体以及包裹在栅极本体上的栅极介质层，栅极介质层与第二沟道层接触。
14、第二方面，本申请实施例还提供一种存储阵列，包括：存储单元，存储单元包括存储结构以及如上所述的半导体结构，电极结构与存储结构连接，存储结构用于存储数据。
15、本申请实施例提供的存储阵列，包括上述任一实施例中的半导体结构，因此二者能够解决相同的技术问题，并实现相同的技术效果。
16、在可以包括上述实施例的一些实施例中，随机存储器可以为铁电随机存取存储器(ferroelectric random access memory，简称feram)，相应的，存储结构可以包括铁电电容，铁电电容基于铁电效应存储数据。铁电电容与晶体管结构连接，以通过晶体管结构进行数据的写入和读取。
17、在可以包括上述实施例的一些实施例中，随机存储器可以为磁阻式随机存取存储器(magnetoresistive random access memory，简称mram)，相应的，存储结构可以为磁性隧道结(magnetic tunnel junction，简称mtj)，磁性隧道结具有的隧穿磁电阻(tunnelmagneto resistance，简称tmr)效应，而使其具有可读性。磁性隧道结与晶体管结构连接，以通过晶体管结构进行数据的写入和读取。
18、在可以包括上述实施例的一些实施例中，随机存储器可以为相变存储器(phasechange random access memory，简称pcram)，相变存储器是利用电流驱动相变材料的晶化和非晶化来存储信息的，相应的，存储结构可以包括由相变材料构成的相变单元，相变单元与晶体管结构连接，以通过晶体管结构进行数据的写入和读取。
1本文档来自技高网...
【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括与所述第一介质层叠设置的第二介质层，所述第二介质层内设置有第二腔体，所述通孔贯穿所述第二腔体，所述栅极结构设置在所述第二腔体内，所述栅极结构与所述第一腔体靠近所述第二腔体的腔壁上的所述第二沟道层接触，所述栅极结构与所述导电柱绝缘连接；
3.根据权利要求2所述的半导体结构，其特征在于，所述第二沟道层覆盖在所述第一腔体中靠近所述第二腔体的腔壁、以及远离所述通孔的腔壁上。
4.根据权利要求3所述的半导体结构，其特征在于，所述第二沟道层覆盖所述第一腔体的各腔壁上。
5.根据权利要求3所述的半导体结构，其特征在于，所述第二沟道层还覆盖在所述第一腔体中远离所述第二腔体的部分腔壁上，所述第一腔体中远离所述第二腔体的部分腔壁上的所述第二沟道层与所述通孔之间具有第一间隙。
6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述第一腔体内设置有绝缘体，所述第二沟道层位于所述绝缘体和所述第一腔体的腔壁之间。
7.根据
8.根据权利要求7所述的半导体结构，其特征在于，所述电极结构设置在所述第一腔体远离所述通孔的一侧，并且所述电极结构与所述第一腔体远离所述通孔一侧的腔壁上的所述第二沟道层接触。
9.根据权利要求7或8所述的半导体结构，其特征在于，所述第一腔体包括远离所述通孔的第一腔壁、以及位于所述第一腔壁和所述通孔之间的第二腔壁和第三腔壁，所述第二腔壁和所述第三腔壁相对设置；所述第二沟道层覆盖在所述第一腔壁、所述第二腔壁及所述第三腔壁上，所述第二腔壁和所述第三腔壁上的所述第二沟道层均与所述第一沟道层接触。
10.根据权利要求7或8所述的半导体结构，其特征在于，所述第一腔体包括远离所述通孔的第一腔壁、以及位于所述第一腔壁和所述通孔之间的第二腔壁和第三腔壁，所述第二腔壁和所述第三腔壁相对设置；所述第二沟道层覆盖在所述第一腔壁、所述第二腔壁及所述第三腔壁上，所述第二腔壁上的所述第二沟道层与所述第一沟道层接触，所述第三腔壁上的所述第二沟道层与所述第一沟道层之间具有第二间隙。
11.根据权利要求1-10任一项所述的半导体结构，其特征在于，所述栅极结构包括栅极本体以及包裹在所述栅极本体上的栅极介质层，所述栅极介质层与所述第二沟道层接触。
12.一种存储阵列，其特征在于，包括：存储单元，所述存储单元包括存储结构以及权利要求1-10任一项所述半导体结构，所述电极结构与所述存储结构连接，所述存储结构用于存储数据。
13.根据权利要求12所述的存储阵列，其特征在于，所述存储结构包括存储电容，所述存储电容包括电容极板、存储介质，所述存储介质位于所述电极结构和所述电容极板之间，所述电容极板作为所述存储电容的一个极板，所述电极结构作为所述存储电容的另一极板。
14.根据权利要求13所述的存储阵列，其特征在于，所述电容极板和所述存储介质均位于所述第一介质层内。
15.根据权利要求13或14所述的存储阵列，其特征在于，所述存储单元包括第一存储单元和第二存储单元，所述第一存储单元和所述第二存储单元沿所述通孔的中心线层叠的设置，以形成存储串；所述第一存储单元和所述第二存储单元的所述导电柱为一体结构。
16.根据权利要求15所述的存储阵列，其特征在于，所述存储串包括第一存储串和第二存储串，所述第一存储串和所述第二存储串沿垂直于所述通孔中心线的方向设置，所述第一存储串内的所述第一存储单元与所述第二存储串内的所述第一存储单元同层设置，所述第一存储串内的所述第一存储单元的所述栅极结构与所述第二存储串内的所述第一存储单元的所述栅极结构连接；所述第一存储串内的所述第二存储单元与所述第二存储串内的所述第二存储单元同层设置，所述第一存储串内的所述第二存储单元的所述栅极结构与所述第二存储串内的所述第二存储单元的所述栅极结构连接。
17.根据权利要求16所述的存储阵列，其特征在于，所述第一存储串内的所述第一存储单元的所述栅极结构和所述第二存储串内的所述第一存储单元的所述栅极结构为一体结构，所述第一存储串内的所述第二存储单元的所述栅极结构和所述第二存储串内的所述第二存储单元的所述栅极结构为一体结构。
18.根据权利要求16所述的存储阵列，其特征在于，所述第一存储串内的所述第一存储单元的所述栅极结构与所述第二存储串内的所述第一存储单元的所述栅极结构通过第一导电部...
【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括与所述第一介质层叠设置的第二介质层，所述第二介质层内设置有第二腔体，所述通孔贯穿所述第二腔体，所述栅极结构设置在所述第二腔体内，所述栅极结构与所述第一腔体靠近所述第二腔体的腔壁上的所述第二沟道层接触，所述栅极结构与所述导电柱绝缘连接；
3.根据权利要求2所述的半导体结构，其特征在于，所述第二沟道层覆盖在所述第一腔体中靠近所述第二腔体的腔壁、以及远离所述通孔的腔壁上。
4.根据权利要求3所述的半导体结构，其特征在于，所述第二沟道层覆盖所述第一腔体的各腔壁上。
5.根据权利要求3所述的半导体结构，其特征在于，所述第二沟道层还覆盖在所述第一腔体中远离所述第二腔体的部分腔壁上，所述第一腔体中远离所述第二腔体的部分腔壁上的所述第二沟道层与所述通孔之间具有第一间隙。
6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述第一腔体内设置有绝缘体，所述第二沟道层位于所述绝缘体和所述第一腔体的腔壁之间。
7.根据权利要求1所述的半导体结构，其特征在于，所述栅极结构设置在所述第一腔体内，所述第二沟道层位于所述栅极结构和所述第一腔体的腔壁之间。
8.根据权利要求7所述的半导体结构，其特征在于，所述电极结构设置在所述第一腔体远离所述通孔的一侧，并且所述电极结构与所述第一腔体远离所述通孔一侧的腔壁上的所述第二沟道层接触。
9.根据权利要求7或8所述的半导体结构，其特征在于，所述第一腔体包括远离所述通孔的第一腔壁、以及位于所述第一腔壁和所述通孔之间的第二腔壁和第三腔壁，所述第二腔壁和所述第三腔壁相对设置；所述第二沟道层覆盖在所述第一腔壁、所述第二腔壁及所述第三腔壁上，所述第二腔壁和所述第三腔壁上的所述第二沟道层均与所述第一沟道层接触。
10.根据权利要求7或8所述的半导体结构，其特征在于，所述第一腔体包括远离所述通孔的第一腔壁、以及位于所述第一腔壁和所述通孔之间的第二腔壁和第三腔壁，所述第二腔壁和所述第三腔壁相对设置；所述第二沟道层覆盖在所述第一腔壁、所述第二腔壁及所述第三腔壁上，所述第二腔壁上的所述第二沟道层与所述第一沟道层接触，所述第三腔壁上的所述第二沟道层与所述第一沟道层之间具有第二间隙。
11.根据权利要求1-10任一项所述的半导体结构，其特征在于，所述栅极结构包括栅极本体以及包裹在所述栅极本体上的栅极介质层，所述栅极介质层与所述第二沟道层接触。
12.一种存储阵列，其特征在于，包括：存储单元，所述存储单元包括存储结构以及权利要求1-10任一项所述半导体结构，所述电极结构与所述存储结构连接，所述存储结构用于存储...
【专利技术属性】
技术研发人员：林琪，方亦陈，卜思童，范人士，刘晓阳，詹士杰，许俊豪，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。