一种指令处理系统及方法技术方案

本发明专利技术提供了一种指令处理系统及方法。使用本发明专利技术提供方法或应用本发明专利技术提供的系统，通过对轨道表的循迹，可以在处理器执行指令前，将所述指令填充到所述处理器能直接访问的高速存储器中，几乎使所述处理器每次都能在所述高速存储器中获取到需要的指令，消除或掩盖缓存缺失造成的等待时间，从而提高指令处理系统的性能。

【技术实现步骤摘要】

本专利技术涉及计算机架构
，特别涉及一种指令处理系统。
技术介绍
在当今的计算机架构中，处理器是其核心设备，所述处理器包括通用处理器(General Processor)、中央处理器(CPU)、微控制器(MCU)、数字信号处理器(DSP)、图像处理器(GPU)、片上系统(SOC)、专用集成电路(ASIC)等。通过所述处理器的运行，能够解决各类计算工作。通常的，处理器在运行的过程中需要读取并执行大量的指令，由此，便需要一存储器对这些指令予以存储。现有的指令处理系统通常包括一处理器及多级存储器系统，所述多级存储器系统通常包括多个存取速度不同的存储器。以一二级存储器系统为例，其包括第一存储器及第二存储器，其中，所述第一存储器的速度比第二存储器的速度快，但是，所述第一存储器的存储空间/面积/容量将比所述第二存储器的存储空间/面积/容量小。对于上述的指令处理系统而言，当处理器需要指令时，其会首先向第一存储器请求获取该指令，因为第一存储器的存取速度更快，能够更好地与所述处理器匹配。但是，由于第一存储器的存储空间有限，其有可能没有存储所述处理器需要的指令，则此时，所述第一存储器就会向第二存储器请求获取该指令。对于一个二级存储器系统而言，所需的指令必然会存储在所述第二存储器中，但是，由于所述第二存储器的存取速度相对较慢，这样的一个指令获取过程往往导致处理器的运行速度减慢。通常的，指令分为分支指令与非分支指令，对于非分支指令而言，根据其前后指令的时间/空间相关性，往往能够预先存储在第一存储器中；但是，对于分支指令，由于其将发生一个无序的转移/跳转过程，因此难以预先存储在第一存储器中。由此，对于现有的指令处理系统而言，往往将出现第一存储器无法及时地向处理器提供所需指令的情况，特别的，当涉及到分支指令相关的指令(通常指，发生分支转移时，分支指令的目标指令；未发生分支转移时，分支指令的下一指令)时，这一问题将变得十分突出。
技术实现思路
本专利技术的目的在于提供，以解决现有技术中第一存储器/存取速度最快的存储器无法及时地向处理器提供所需指令的问题。为解决上述技术问题，本专利技术提供了一种指令处理系统，所述指令处理系统包括:m个存取速度不同的存储器，所述m个存取速度不同的存储器均用以存储指令；指令控制器，所述指令控制器包括轨道表，所述轨道表存储速度最高存储器中存储的分支指令的目标指令的循迹地址，所述分支指令的目标指令存储在所述m个存取速度不同的存储器中的至少一个存储器中；所述指令控制器用以根据所述轨道表中存储的分支指令的目标指令的循迹地址，控制存储速度低的存储器向存储速度高的存储器提供指令；其中，所述m为大于等于2的自然数。可选的，在所述的指令处理系统中，还包括主动表，所述主动表存储速度最低存储器中存储的指令的块地址，及所述速度最低存储器中存储的指令在另外m-Ι个存储器中存储有时，在该另外m-Ι个存储器中的循迹地址。可选的，在所述的指令处理系统中，所述分支指令的目标指令的循迹地址包括行号和列号；所述分支指令的目标指令的块地址经主动表匹配后，得到所述循迹地址中的行号；所述分支指令的目标指令在指令块中的偏移量为循迹地址中的列号。[0011 ] 可选的，在所述的指令处理系统中，所述指令控制器还包括循迹器，所述循迹器根据轨道表中存储的分支指令的目标指令的循迹地址，提前移动并指向第一层分支指令，并从轨道表中读出该第一层分支指令的目标指令的循迹地址；当所述循迹器发现该目标指令的循迹地址对应速度最高的存储器时，则从所述速度最高的存储器向处理器提供指令；当所述循迹器发现该目标指令的循迹地址对应速度最高的存储器以外的m-Ι个存储器时，所述m-Ι个存储器提前向处理器和/或所述速度最高的存储器提供指令。可选的，在所述的指令处理系统中，所述循迹器包括一个寄存器、一个增量器及一个选择器，其中，所述寄存器中存储了第一层分支指令的循迹地址，该循迹地址被用于在轨道表中寻址以读出对应的目标指令的循迹地址；所述增量器用以得到第一层分支指令段的下一个分支指令的循迹地址；所述选择器用以选出第一层分支指令的目标指令的循迹地址及第一层分支指令段的下一个分支指令的循迹地址中的一个，并将选出的循迹地址存储到所述寄存器中。可选的，在所述的指令处理系统中，所述指令控制器还包括预测器，所述预测器用以获取所述循迹器指向的分支指令段之后的分支指令段。可选的，在所述的指令处理系统中，所述预测器用以获取第一层分支指令段之后的第η层分支指令段，并控制存储速度低的存储器向存储速度高的存储器提供尚未存储在所述存储速度高的存储器中的第η层分支指令段，其中，η为自然数。可选的，在所述的指令处理系统中，所述预测器包括2个寄存器、一个增量器及一个选择器，其中，所述增量器用以得到所述第η层分支指令段中分支指令的循迹地址，所述2η个寄存器分别用以存储第η层分支指令段中分支指令的循迹地址，所述选择器用以选出向所述轨道表寻址的分支指令的循迹地址，以得到所述分支指令的目标指令的循迹地址。可选的，在所述的指令处理系统中，只使用所述预测器中部分寄存器，从而记录少于η层的若干层分支指令的循迹地址，以调整预测的深度；或者不使用任何寄存器，从而在功能上关闭预测器。可选的，在所述的指令处理系统中，所述指令控制器包括预测循迹器，所述预测循迹器用以获取第一层分支指令段之后的第η层分支指令段，并控制存储速度低的存储器向存储速度高的存储器提供尚未存储在所述存储速度高的存储器中的第η层分支指令段，其中，η为自然数。可选的，在所述的指令处理系统中，所述预测循迹器包括2η+1_2个寄存器、一个增量器及η+1层选择器，其中，所述增量器用以得到所述第η层分支指令段中分支指令的循迹地址，所述2η+1-2个寄存器分别用以存储从第I层到第η层分支指令段中分支指令的循迹地址，所述η+1层选择器用于根据分支指令的分支转移是否发生的信息依次裁剪不会被执行的分支指令段对应的循迹地址。可选的，在所述的指令处理系统中，经所述裁剪后输出的循迹地址指向第一层分支指令；根据所述循迹地址能够从轨道表中读出该第一层分支指令的目标指令的循迹地址；根据该目标指令的循迹地址，能够从所述速度最高的存储器向处理器提供指令。可选的，在所述的指令处理系统中，只使用所述预测循迹器中部分寄存器，从而记录少于η层的若干层分支指令的循迹地址，以调整预测的深度；或者不使用其中2η+1-4个寄存器，从而只实现提前移动并指向第一层分支指令的功能。可选的，在所述的指令处理系统中，还包括扫描器，所述扫描器用以计算存储器提供的指令中的分支指令的目标指令的块地址，并将所述分支指令的目标指令的块地址送到主动表进行匹配，以得到对应的循迹地址。可选的，在所述的指令处理系统中，当匹配结果显示所述分支指令的目标指令在速度高的存储器中未存储有时，主动表控制速度低的存储器提供该分支指令的目标指令。可选的，在所述的指令处理系统中，还包括第一缓冲存储器，所述第一缓冲存储器用以暂存速度低的存储器向速度最高的存储器提供的指令。可选的，在所述的指令处理系统中，所述第一缓冲存储器包括2η+1_3个寄存器及2η-2个选择器，其中，2η+1-3个寄存器用以存储从第I层到第η-1层的分支指令段，2η_2个选择器用本文档来自技高网...

【技术保护点】
一种指令处理系统，其特征在于，包括：m个存取速度不同的存储器，所述m个存取速度不同的存储器均用以存储指令；指令控制器，所述指令控制器包括轨道表，所述轨道表存储速度最高存储器中存储的分支指令的目标指令的循迹地址，所述分支指令的目标指令存储在所述m个存取速度不同的存储器中的至少一个存储器中；所述指令控制器用以根据所述轨道表中存储的分支指令的目标指令的循迹地址，控制存储速度低的存储器向存储速度高的存储器提供指令；其中，所述m为大于等于2的自然数。

【技术特征摘要】
2013.02.07 CN 201310049989.01.一种指令处理系统，其特征在于，包括: m个存取速度不同的存储器，所述m个存取速度不同的存储器均用以存储指令； 指令控制器，所述指令控制器包括轨道表，所述轨道表存储速度最高存储器中存储的分支指令的目标指令的循迹地址，所述分支指令的目标指令存储在所述m个存取速度不同的存储器中的至少一个存储器中；所述指令控制器用以根据所述轨道表中存储的分支指令的目标指令的循迹地址，控制存储速度低的存储器向存储速度高的存储器提供指令； 其中，所述m为大于等于2的自然数。2.如权利要求1所述的指令处理系统，其特征在于，还包括主动表，所述主动表存储速度最低存储器中存储的指令的块地址，及所述速度最低存储器中存储的指令在另外m-Ι个存储器中存储有时，在该另外m-Ι个存储器中的循迹地址。3.如权利要求2所述的指令处理系统，其特征在于，所述分支指令的目标指令的循迹地址包括行号和列号；所述分支指令的目标指令的块地址经主动表匹配后，得到所述循迹地址中的行号；所述分支指令的目标指令在指令块中的偏移量为循迹地址中的列号。4.如权利要求3所述的指令处理系统，其特征在于，所述指令控制器还包括循迹器，所述循迹器根据轨道表中存储的分支指令的目标指令的循迹地址，提前移动并指向第一层分支指令，并从轨道表中读出该第一层分支指令的目标指令的循迹地址； 当所述循迹器发现该目标指令的循迹地址对应速度最高的存储器时，则从所述速度最高的存储器向处理器提供指令； 当所述循迹器发现该目标指令的循迹地址对应速度最高的存储器以外的m-Ι个存储器时，所述m-Ι个存储器提前向处理器和/或所述速度最高的存储器提供指令。5.如权利要求4所述的指令处理系统，其特征在于，所述循迹器包括一个寄存器、一个增量器及一个选择器，其中，所述寄存器中存储了第一层分支指令的循迹地址，该循迹地址被用于在轨道表中寻址以读出对应的目标指令的循迹地址；所述增量器用以得到第一层分支指令段的下一个分支指令的循迹地址；所述选择器用以选出第一层分支指令的目标指令的循迹地址及第一层分支指令段的下一个分支指令的循迹地址中的一个，并将选出的循迹地址存储到所述寄存器中。6.如权利要求4所述的指令处理系统，其特征在于，所述指令控制器还包括预测器，所述预测器用以获取所述循迹器指向的分支指令段之后的分支指令段。7.如权利要求6所述的指令处理系统，其特征在于，所述预测器用以获取第一层分支指令段之后的第η层分支指令段，并控制存储速度低的存储器向存储速度高的存储器提供尚未存储在所述存储速度高的存储器中的第η层分支指令段，其中，η为自然数。8.如权利要求7所述的指令处理系统，其特征在于，所述预测器包括2η个寄存器、一个增量器及一个选择器，其中，所述增量器用以得到所述第η层分支指令段中分支指令的循迹地址，所述2η个寄存器分别用以存储第η层分支指令段中分支指令的循迹地址，所述选择器用以选出向所述轨道表寻址的分支指令的循迹地址，以得到所述分支指令的目标指令的循迹地址。9.如权利要求8所述的指令处理系统，其特征在于，在所述预测器中，只使用部分寄存器，从而记录少于η层的若干层分支指令的循迹地址，以调整预测的深度；或者不使用任何寄存器，从而在功能上关闭预测器。10.如权利要求2所述的指令处理系统，其特征在于，所述指令控制器包括预测循迹器，所述预测循迹器用以获取第一层分支指令段之后的第η层分支指令段，并控制存储速度低的存储器向存储速度高的存储器提供尚未存储在所述存储速度高的存储器中的第η层分支指令段，其中，η为自然数。11.如权利要求10所述的指令处理系统，其特征在于，所述预测循迹器包括2η+1-2个寄存器、一个增量器及η+1层选择器，其中，所述增量器用以得到所述第η层分支指令段中分支指令的循迹地址，所述2η+1-2个寄存器分别用以存储从第I层到第η层分支指令段中分支指令的循迹地址，所述η+1层选择器用于根据分支指令的分支转移是否发生的信息依次裁剪不会被执行的分支指令段对应的循迹地址。12.如权利要求11所述的指令处理系统，其特征在于，经所述裁剪后输出的循迹地址指向第一层分支指令；根据所述循迹地址能够从轨道表中读出该第一层分支指令的目标指令的循迹地址；根据该目标指令的循迹地址，能够从所述速度最高的存储器向处理器提供指令。13.如权利要求11所述的指令处理系统，其特征在于，在所述预测循迹器中，只使用部分寄存器，从而记录少于η层的若干层分支指令的循迹地址，以调整预测的深度；或者不使用其中2η+1-4个寄 存器，从而只实现提前移动并指向第一层分支指令的功能。14.如权利要求3所述的指令处理系统，其特征在于，还包括扫描器，所述扫描器用以计算存储器提供的指令中的分支指令的目标指令的块地址，并将所述分支指令的目标指令的块地址送到主动表进行匹配，以得到对应的循迹地址。15.如权利要求14所述的指令处理系统，其特征在于，当匹配结果显示所述分支指令的目标指令在速度高的存储器中未存储有时，主动表控制速度低的存储器提供该分支指令的目标指令。16.如权利要求1所述的指令处理系统，其特征在于，还包括第一缓冲存储器，所述第一缓冲存储器用以暂存速度低的存储器向速度最高的存储器提供的指令。17.如权利要求16所述的指令处理系统，其特征在于，所述第一缓冲存储器包括2η+1-3个寄存器及2η-2个选择器，其中，2η+1-3个寄存器用以存储从第I层到第η-1层的分支指令段，2η-2个选择器用以选出向速度最高的存储器输出的分支指令段。18.如权利要求17所述的指令处理系统，其特征在于，还包括第二缓冲存储器，所述第二缓冲存储器用以暂存未被选出向速度最高的存储器输出的分支指令段；所述循迹器通过循迹地址匹配的方式在所述第二缓冲存储器中查找速度最高的存储器及第一缓冲存储器中未包含的指令。19.一种指令处理方法，其特征在于，所使用的轨道表及存储速度最高的存储器行行 对应，所述方法包括: 步骤10、根据轨道表中存储的分支指令的目标指令的循迹地址，控制存储速度低的存储器向存储速度高的存储器提供指令。20.如权利要求19所述的指令处理方法，其特征在于，在步骤10之前还包括:步骤9、通过对分支指令的目标指令的块地址的匹配，得到所述目标指令对应的循迹地址中的行号；所述目标指令在指令块中的偏移量为所述目标指令对应的循迹地址中的列号。21.如权利要求20所述的指令处理方法，其特征在于，所述步骤10包括:步骤10Α、根据轨道表中存储的分支指令的目标指令的循迹地址，提前找到第一层分支指令，并从轨道表中读出该第一层分支指令的目标指令的循迹地址； 当该目标指令的循迹地址对应速度最高的存储器时，则从所述速度最高的存储器向处理器提供指令； 当该目标指令的循迹地址对应速度最高的存储器以外的m-Ι个存储器时，所述m-Ι个存储器提前向处理器和/或所述速度最高的存储器提供指令。22.如权利要求21所述的指令处理方法，其特征在于，所述步骤10还包括: 步骤10B、获取第一层分支指令段之后的第η层分支指令段，并控制存储速度低的存储器向存储速度高的存储器提供尚未存储在所述存储速度高的存储器中的第η层分支指令段。23.如权利要求20所述的指令处理方法，其特征在于，所述步骤10包括:步骤10Α、获取第一层分支指令段之后的第η层分支指令段，并控制存储速度低的存储器向存储速度高的存储器提供尚未存储在所述存储速度高的存储器中的第η层分支指令段。24.如权利要求23所述的指令处理方法，其特征在于，所述步骤10还包括:步骤10Β、根据分支指令的分支转移是否发生的信息依次裁剪不会被执行的分支指令段对应的循迹地址。25.如权利要求24所述的指令处理方法，其特征在于，所述步骤10还包括:步骤10C、经所述裁剪后输出的循迹地址指向第一层分支指令；根据所述循迹地址能够从轨道表中读出该第一层分支指令的目标指令的循迹地址；根据该目标指令的循迹地址，能够从所述速度最高的存储器向处理器提供指令。26.如权利要求20所述的指令处理方法，其特征在于，所述步骤9包括: 步骤9Α、计算存储器提供的指令中的分支指令的目标指令的块地址，并通过对所述分支指令的目标指令的块地址的匹配，得到所述目标指令对应的循迹地址中的行号；所述目标指令在指令块中的偏移量为所述目标指令对应的循迹地址中的列号。27.如权利要求2...

【专利技术属性】
技术研发人员：林正浩，
申请(专利权)人：上海芯豪微电子有限公司，
类型：发明
国别省市：上海;31